- 博客(14)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 SDC学习之跨时钟域DMUX的sdc约束
从上图结构而言，valid path（event_s）最短为source一拍+跨异步+dest两拍，data path为source一拍+跨异步，因此SNPS对这个dmux的约束为data path < 1.5T dest，留了0.5T的margin。通常我们对DMUX的约束的要求是，在valid信号到来之前，data信号就已经稳定下来，所以要求data path小于最短的valid path。
2024-04-09 17:53:55
224
原创 SDC学习之跨时钟域异步FIFO格雷码的sdc约束
通常对异步FIFO的格雷码下约束有两个原因，一个是保证异步FIFO的性能，如果格雷码跨异步的delay太长，FIFO传输数据的效率会下降，另一个是保证多比特格雷码在跨时钟域时不会采错，如果不同bit之间的delay不一致，就可能导致在同一个时钟上升沿时，某一bit已经走到第四个数据了，另一bit还在第三数据，造成采样错误。SNPS对格雷码的约束有两条，一条读到写，约的是1.5倍读时钟，对应图中黄色线，一条写到读，约的是1.5倍写时钟，对应图中蓝色线。
2024-04-09 15:11:55
250
原创 SDC学习之对跨异步synchronizer的set_max_delay
为什么max delay的时长是一个clk_d而不是一个clk_s的cycle，因为不管clk_s和clk_d的频率关系，只要保证delay不超过一个clk_d的cycle，这样同步所需的时间最多就是1cycle delay + 2cycle sync，可以保证同步的latency在3 clk_d cycle内。如果用clk_s做maxdelay，一旦clk_s的period比较大，用clk_s设置的latency就会很长，同步到clk_d时钟域下需要的时间就会变长，对于dst端的性能影响较大。
2024-03-15 13:51:05
496
1
原创 SDC学习之create_(generated_)clock
可以在generated clock的目标的输入时钟管脚与其参考时钟的目标节点之间的时钟路径上使用任何节点名称作为source。如下命令创建了一个名为pclk的派生时钟，source在端口pclk上，派生时钟的引脚为cdphyrx_pclk_CONST_BUF/Z。
2024-03-12 18:21:47
1102
原创 SDC学习之set_clock_group
AB被设置为一个clock_group，此时AB和其他时钟之间的时序分析被cut，但是同一个group之内会时序分析，即AB之间会分析，group之外的时钟会时序分析，即CD之间会时序分析。要声明两个时钟之间的异步关系，请使用该。当A和B被设置为不同的group时，对group A分析，A和其他时钟之间的时序分析被cut，同理B和其他时钟的时序分析也被cut，C和D之间会时序分析。只有时钟A被设置为clock_group，杜绝了A和其他时钟之间的时序分析，此时只有A-A和其他剩余时钟之间的两两时序分析。
2024-03-11 14:00:37
1253
原创 浅析YUV422/YUV420模式
在[Y0 U0 Y1 V0](32bit)中，Y0U0V0 组成第一个像素， Y1U0V0 组成第二个像素，即Y0Y1 共用一个U0V0，所以4bytes/2 = 2bytes （一个像素占两个2字节）为1Byte（8bit），则一个像素点占用总长度为：(1byte*4 + 1byte*2 + 1byte*2)/4 = 2bytes。区别在于每个色彩分量存储长度，YUV422-8bit平均每个像素占16bit，YUV422-10bit则每个像素占20bit。
2023-02-23 17:12:28
3237
原创 dmac学习之基于shadow register的multi block transfer
基于DW_axi_dmac_databook，对multi block transfer进行了验证。
2022-12-05 16:06:36
1001
原创 DMA single transaction region
在特定情况下，DMA块传输不能只使用burst transaction，特别当block size不是burst transaction size的倍数时，这种情况下，当到了块传输的剩余数据不够一次burst transaction时，dmac就会拉高dma_single状态，并使用一次single transaction来完成传输。对于硬件握手，single status flag是一个硬件握手接口上的信号，对于软件握手，这是软件握手接口寄存器内部的一个bit。
2022-10-21 14:15:00
724
原创 2021-05-10
今天跑仿真的时候碰到一个问题：The debug port 'u_ila_0/probe4' has 1 unconnected channels (bits). This will cause errors during implementation.在网上没查到具体该怎么解决，后来同事教我，直接打开xdc文件，把出错的debug核下面所有代码都删掉，然后重新set up debug，再跑仿真就没问题了。......
2021-05-10 11:49:41
3682
原创 多媒体技术与应用实验——BMP图像Huffman（霍夫曼）编解码
编译器是CLion，代码是C的，但是保存为.c的时候没能通过，保存为.cpp才能运行。//Bmp图像的哈夫曼编码代码#include <stdio.h>#include <stdlib.h>#include <string.h>#include <math.h>#include <windows.h>#include <...
2018-05-15 14:52:43
2733
Nexys4DdrSpectralSources.zip
2020-01-08
TA创建的收藏夹 TA关注的收藏夹
TA关注的人