- 博客(1)
- 资源 (20)
- 收藏
- 关注
RSS订阅原创 字节跳动校招题
字节跳动校招题 链接：https://www.nowcoder.com/questionTerminal/448127caa21e462f9c9755589a8f2416 import java.util.ArrayList; import java.util.Arrays; import java.util.Scanner; /** * https://www.nowcoder.com/que...
2019-10-11 14:39:06
343
c++高性能内存池.rar
std::allocator 是 C++标准库中提供的默认分配器，他的特点就在于我们在
使用 new 来申请内存构造新对象的时候，势必要调用类对象的默认构造函数
而使用 std::allocator 则可以将内存分配和对象的构造这两部分逻辑给分离开来，使得分配的内存是原始、未构造的。
重写allocator里面的方法：
模板链表栈中使用了默认构造器来管理栈操作中的元素内存，一共涉及到了 rebind::other, allocate(), dealocate(), construct(), destroy()这些关键性的接口。所以为了让代码直接可用，我们同样应该在内存池中设计同样的接口：
2020-03-27
leetcode题目汇总.docx
自己做leecode题目的总结，做个分享从事服务端开发，少不了要接触网络编程。epoll作为linux下高性能网络服务器的必备技术至关重要，nginx、redis、skynet和大部分游戏服务器都使用到这一多路复用技术。
因为epoll的重要性，不少游戏公司在招聘服务端同学时，会问及epoll相关的问题。比如epoll和select的区别是什么？epoll高效率的原因是什么？如果只靠背诵，显然不能算上深刻的理解。
2020-03-06
Virtex-5 FPGA Configuration User Guide.docx
Virtex®-5设备是通过将特定于应用程序的配置数据(位流)加载到内部内存来配置的。由于Xilinx FPGA配置内存是易失性的，所以必须在每次充电时对其进行配置。位流通过特殊配置的引脚加载到设备中。这些配置插脚作为许多不同配置模式的接口:
2019-11-29
Virtex-5 FPGA 用户配置指南中文.docx
Virtex®-5设备是通过将特定于应用程序的配置数据(位流)加载到内部内存来配置的。由于Xilinx FPGA配置内存是易失性的，所以必须在每次充电时对其进行配置。位流通过特殊配置的引脚加载到设备中。这些配置插脚作为许多不同配置模式的接口:
2019-11-29
Virtex-5中文用户手册.pdf
每个 Virtex-5 器件有 32 条全局时钟线，它们可以对整个器件上的所有顺序资源 （CLB、
Block RAM、CMT 和 I/O）进行时钟控制，并且还可以驱动逻辑信号。可以将这 32 条全局
时钟线中的任何十条用于任意区域。全局时钟线仅由一个全局时钟缓冲器驱动，该全局时
钟缓冲器还可用作时钟使能电路或无毛刺信号的多路复用器。它可以在两个时钟源之间进
行选择，还可以切离其中一个失效的时钟源。
2019-11-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人