- 博客(9)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 关于DMA、cache一致性问题
1.外部数据通过DMA对某片非cache ram搬运数据完毕，当我们需要调用该片ram数据时，直接使用地址数据可能会导致cpu使用cache里面的数据，引起搬运的数据和实际使用的数据不一致的情况，需要将此片cache里的数据禁用，保证cpu从非cache ram中对应位置取数据。2.我们通过DMA将内存中的数据搬运到外设以及其他地方时，直接搬运会导致只搬运该片内存中的数据，但是有些数据被cache命中，已经被改写，会导致搬运的数据和在cache中的数据不一致，但大部分情况我们的正确数据和cache中的一直因
2022-07-08 17:35:30
564
1
原创 zynq sdk 无法进行断点调试解决方案
1.问题：在进行zynq sdk开发时有断点不会停，程序直接运行到结束，解决方案：把这个选项勾选的去掉
2020-05-25 16:42:19
3317
原创 分享一个VIVADO的一个BUG
问题：在原有工程上在ps核内引出其他UART、时钟、I2C等接口，但在SDK调试下这些接口都不能正常使用结局办法：.在export to hardware 时无法将配置信息导入到 这个工程中经过对比发现ps7_init.h中无法看到导入的配置信息。最后解决办法 删除平台一重新导入工程就可以解决。...
2020-02-28 14:22:42
510
原创 调试AXI DMA
调试AXI DMAAXI DMA由两个通道一个是AXI lite的数据寄存器控制信号。AXI lite是AXI总线中的一种，应用于ps端写寄存器用。AXI stream 是pl端与ps端大型数据接收发送。此接口可以无限制的突发传输，意思是只用一次握手协议，此后传输的全部都是有效数据。并把有效数据写入DDR中。写接口为 S2MM，读接口为MM2S。由此联想到AXI GP接口此接口是PS端访...
2019-12-24 13:51:18
501
原创 vivado调试心得
**vivado调试心得**vivado软件不能正确连接每一个时钟，软件自己连时钟有时候会出错。另外有些ip核例如DMA，写DDR端口S2MM的数据位有时可以选择，有时不可以选择，并且低于32位时不能自动协商端口。...
2019-12-24 09:30:24
324
原创 zynq 调试出错写memory wirte error at 0x。。。。。。错误
zynq 调试出错写memory wirte error at 错误1.个人理解为内存池不够用写入内存越界2解决方法在这个菜单中描述更改更大的内存
2019-12-22 15:58:53
7751
5
原创 xilinx sdk debug 无法进入main函数解决方法
xilinx sdk debug 无法进入main函数解决方法首先在debug option下勾选所要调试的工程2.勾选download的cpu内核3.点击debug就能进入调试模式
2019-12-22 15:40:39
2694
基于FPGA的实时图像边缘检测系统设计.rar
2020-06-16
signal_dect_trans.rar
2020-06-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人