![](https://i-blog.csdnimg.cn/direct/4c6c6275366b422ab5ffceaf60608430.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
Verilog HDL
Verilog HDL(简称 Verilog )是一种硬件描述语言,用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
ICer从Verilog HDL开始。
weifexie
unlic DFT eng.
展开
![](https://csdnimg.cn/release/blogv2/dist/pc/img/monkeyNewBlank.png)
空空如也