![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog
FSTonly
这个作者很懒,什么都没留下…
展开
-
Verilog随机数获取函数
获得0~n之间的随机数函数功能说明获得0~cyc之间的32位二进制随机数参数说明代码段 function [WIDTH_IN - 1:0] rands; input [WIDTH_IN - 1:0] cyc; begin rands = {$random} % cyc; end endfunction原创 2020-07-20 10:24:04 · 1097 阅读 · 0 评论 -
阶乘运算——4位二进制
说明基于Verilog HDL实现4位二进制阶乘运算功能输入(n):4位二进制输出(result):32位二进制源代码module fanctorial ( clk, rst_n, n, result); parameter WIDTH_IN = 4; parameter WIDTH_OUT = 32; input clk, rst_n; input [WIDTH_IN - 1:0] n; output [WIDTH_OUT - 1:0] result; reg [原创 2020-07-20 10:06:35 · 1169 阅读 · 0 评论