数字IC
不动明王呀
这个作者很懒,什么都没留下…
展开
-
关于FPGA仿真复位信号和实际板子复位信号的吐血大坑
FPGA例程仿真没问题,下载到板子出错,因素之一可能是复位信号不一样。最近在研究mipi dphy IP下载到板子上进行验证的初步流程问题。IP的example案例里面,系统复位全是高电平复位,低电平工作。想当然的打通IP流程,写工程的时候也使用了高电平复位,低电平复位。结果调试了N轮,init_done信号一直没有拉高。后来查询了电路图,发现是高电平工作,低电平复位。再重新看例程,是低电平复位,吐血!原创 2024-01-08 17:47:55 · 436 阅读 · 0 评论 -
verdi如何打开时可以加载配置比如字体
其实其他有需要的文件配置都可以在这里找到对应的指令。原创 2023-11-10 11:04:15 · 380 阅读 · 0 评论 -
vivado简单仿真入门
【代码】vivado简单仿真入门。原创 2023-10-26 11:04:13 · 305 阅读 · 0 评论 -
uvm白皮书练习_ch2_ch222加入factory机制
这个宏所做的事情非常多,其中之一就是将my_driver登记在UVM内部的一张表中,这张表是factory功能实现的基础。factory机制的实现被集成在了一个宏中:uvm_component_utils。uvm白皮书练习_ch2_ch222只有factory机制。原创 2023-09-19 15:29:06 · 189 阅读 · 0 评论 -
uvm白皮书练习_ch2_ch221只有driver的验证平台之*2.2.1 最简单的验证平台
激励本来是256次,发送随机数,这里为了方便直观,改25次,升序。原创 2023-09-18 22:37:33 · 291 阅读 · 0 评论 -
systemverilog仿真时候传递参数
VCS在编译时获得的固定信息越多,VCS就能够更好地优化simv,以实现高效的仿真。或者,用户在运行时控制得越多,VCS在simv中添加运行时选项的开销就越大,仿真效率就越低。将这些写入文件的系统任务或任何写入文件的系统任务编译到测试台中,需要VCS编译simv可执行文件,以便在命令行中包含运行时选项时能够写入VPD文件。因此,VCS不会写入VPD文件,因此运行速度更快。因此,Synopsys建议如果使用这种技术,应计划在开发周期的早期放弃它,并切换到用于编写仿真历史文件的条件编译技术,或两种技术的组合。原创 2023-09-05 15:19:55 · 387 阅读 · 0 评论 -
systemverilog运行的时候调用系统函数运行python等
使用场景,在仿真过程中,需要外部环境准备仿真参数,或者调整仿真参数的时候。systemverilog 运行的时候使用系统函数。在linux系统中用vcs 进行仿真。创建一个python文件。原创 2023-09-05 15:05:53 · 456 阅读 · 0 评论 -
systemverilog 定宽数组
2.2定宽数组索引从 0 开始。原创 2023-07-25 23:22:10 · 219 阅读 · 0 评论 -
IIC 学习笔记
IIC学习笔记原创 2023-07-21 10:04:43 · 73 阅读 · 0 评论 -
IIC子集CCI学习笔记
IIC CCI 协议 时序 寄存器地址位宽支持8bit或者16bit。原创 2023-07-20 17:37:28 · 141 阅读 · 0 评论 -
sv绿皮书第三版第二章练习
【代码】sv绿皮书第三版第二章练习。原创 2023-07-18 09:41:30 · 160 阅读 · 0 评论 -
linux下python让子文件夹多进程运行程序
函数里面带一个指令,运行python文件,并将结果记录在aa.txt文件夹中。适合单窗口模式下,切换到子文件件多开应用运行。原创 2023-06-14 09:47:12 · 260 阅读 · 0 评论 -
数字电路仿真时候的增量编译
在进行VCS(Verilog Compilation and Simulation)仿真时,增量编译的具体指令取决于使用的仿真工具。这只是一些示例指令,具体的增量编译指令和选项会因不同的仿真工具而有所不同。建议查阅仿真工具的文档或使用工具的帮助命令来了解更详细的指令和选项说明。原创 2023-06-09 16:07:17 · 1444 阅读 · 0 评论 -
数字电路验证点拆解
文档记录:及时记录验证过程中的关键信息、发现的问题和验证结果。这有助于后续的回顾和分析,也是对验证工作的一种总结和复盘。确定验证策略:基于每个模块的功能和接口,确定适合验证的策略。这可能包括模块级验证、系统级验证、功能验证、性能验证等。以上步骤提供了数字电路验证点拆解的一般指导,但具体步骤可能因项目的复杂性、工具的选择和团队的实践而有所不同。确定验证目标:明确要验证的数字电路的功能和性能目标。迭代验证:根据测试结果进行修复和调试,并进行迭代验证,直到所有验证目标都得到满足。原创 2023-06-09 11:31:57 · 575 阅读 · 0 评论 -
sv例化第一个类并传递数据
sv 绿皮书第五章,类。原创 2023-05-20 22:26:38 · 127 阅读 · 0 评论 -
创建sv结构体并初始化赋值
在声明或者过程赋值语句中,把多个值赋个一个结构体,像数组那样。原创 2023-05-13 23:10:08 · 359 阅读 · 0 评论 -
sv task打印队列
systemverilog 打印队列。原创 2023-04-25 00:22:07 · 1173 阅读 · 0 评论 -
sv写task,打印传入的动态数组
sv写task,打印传入的动态数组。原创 2023-04-24 13:43:15 · 517 阅读 · 0 评论 -
定义动态数组并显示
【代码】定义动态数组并显示。原创 2023-04-23 10:47:52 · 68 阅读 · 0 评论 -
system verilog verdi vcd查看二维数组
system verilog verdi vcd查看二维数组。原创 2023-04-20 13:51:20 · 814 阅读 · 0 评论 -
sv打印信号名字以及在vcs仿真中的系统路径
通过上述步骤,可以在仿真期间打印某个信号的具体路径。需要注意的是,在打印信号路径时,要确保信号的名称和路径信息都正确。同时,也要注意调试信息的输出量,避免过多的调试信息影响仿真性能。在仿真时添加+define+VCS_DUMP_PATH选项,以启用信号路径信息的输出。在编译时添加+define+DEBUG选项,以启用调试模式。在仿真时添加+define+DEBUG选项,以启用调试模式。monitor命令来打印信号的具体路径。其中,%d表示信号的值,%m表示信号的路径。在VCS中,可以使用Verilog。原创 2023-04-18 07:47:32 · 661 阅读 · 0 评论 -
配置uvm并运行helloworld
uvm-1.2 hello_world原创 2023-03-17 16:15:22 · 98 阅读 · 0 评论 -
vcs简单的仿真环境配置以及仿真
linux vcs 仿真初步环境笔记原创 2023-03-17 15:14:19 · 1149 阅读 · 1 评论 -
verilog数字系统设计教程第三版第二章练习代码笔记
【代码】verilog数字系统设计教程第三版第二章练习代码笔记。原创 2022-12-02 15:38:15 · 133 阅读 · 0 评论 -
ch6_1_带随机变量的简单类
ch6_1_带随机变量的简单类。在打印p对象第一次随机化的值。再打印p1对象第一次随机化的值。再打印p对象第二次随机化的值。原创 2022-10-28 15:51:38 · 114 阅读 · 0 评论 -
#candance_skill_调用shell
candace skill 在控制命令窗口调用shell命令shell(strcat("路径/脚本.sh " ) )假设在指定目录下创建一个python脚本,输出hello在python脚本同目录下创建 aaa.sh#!/bin/bashpython3 绝对路径文件。pyshell(strcat("路径/脚本.sh " ) )输出hello...原创 2022-03-29 15:24:07 · 833 阅读 · 0 评论 -
#systemverilog学习笔记
systemverilog 类的调用练习原创 2022-03-19 15:11:53 · 77 阅读 · 0 评论