![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
天山懒人
数字IC设计与验证,从事SOC相关行业
展开
-
SignalTab II逻辑分析仪使用及与modelsim的区别说明
SignalTap与modelsim的区别 SignalTap II,是Altera Quartus II 自带的嵌入式逻辑分析仪(这里的嵌入式与ARM没有任何关系,单纯的是SignalTap II嵌入到FPGA当中而已。),与Modelsim软件仿真有所不同,是在线式的仿真,更准确的观察数据的变化,方便调试。 在单片机上可以利用单步调试来跟踪代码的运行情况,但是在FPGA上,是并行执行,无法利原创 2017-09-13 15:48:40 · 4588 阅读 · 0 评论 -
基于FPGA Uart串口通信实验
基于FPGA Uart串口通信实验首先需要了解uart串口通信协议,根据个人专业需求不同,了解的层面可以不同。UART简介 通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作UART。UART通信在工作中相当常见,项目中需要生成uart信号,在博客中记录下。uart是异步通信,因为它只有一根线就可以数据的通信。不像SPI,I2原创 2017-09-04 19:16:10 · 18650 阅读 · 8 评论 -
基于FPGA EEPROM读写实现及IIC总线协议和时序分析
结构框图引脚说明串行时钟信号引脚(SCL):在 SCL输入时钟信号的上升沿将数据送入 EEPROM器件,并在时钟的下降沿将数据读出。串行数据输入/输出引脚(SDA): SDA 引脚可实现双向串行数据传输。该引脚为开漏输出,可与其它多个开漏输出器件或开集电极器件线或连接。器件/页 地址脚(A2,A1,A0): A2、A1 和 A0 引脚为 24C01与 24C02 的硬件连接的器件地址输入引脚。原创 2017-09-07 11:04:30 · 4789 阅读 · 0 评论 -
FPGA按键检测
先立个flag,争取每周最少3个笔记。开发板:黑金AX301 AX301/AX4010 开发板上共有 4 个白色按键,分别为 Reset 和 KEY1~KEY3,我们这里要实验的就是这四个用户按键。 按键的电路设计如下 实现原理:四个按键 KEY1~KEY4 分别对应的 FPGA 管脚情况如下:Reset 键------PIN:N13KEY1 键--原创 2017-08-28 20:17:19 · 7877 阅读 · 0 评论 -
基于FPGA PLL锁相环实现及示波器波形失真分析
在看前,建议先看【Cyclone_IV_器件中的时钟网络与 PLL.pdf 】 PLL具有时钟倍频和分频、相位偏移、可编程占空比、外部时钟输出,进行系统级的时钟管理和偏移控制功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟频率更高,时钟延迟和时钟偏移最小,减小或调整时钟到输出和建立时间。时钟控制模块输入 输入 说明 专用时钟输入 专用时原创 2017-08-30 21:41:12 · 3855 阅读 · 0 评论