- 博客(1)
- 收藏
- 关注
原创 Verilog实例化数组实现级联加法(HDL bits 题目:Bcdadd100)
其中bcd_fadd是4位BCD加法器。module bcd_fadd { input [3:0] a, input [3:0] b, input cin, output cout, output [3:0] sum );module top_module( input [399:0] a, b, input cin, output cout, output [399:0] sum ); //bcd_f
2021-04-22 00:58:03 1443
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人