郝旭帅电子设计团队-CSDN博客

原创基于FPGA的出租车计费系统设计---第一版--郝旭帅电子设计团队

基于FPGA的出租车计费系统设计---第一版--郝旭帅电子设计团队

2024-08-01 19:25:31 559

原创基于FPGA的秒表计时系统设计--第一版--郝旭帅电子设计团队

基于FPGA的秒表计时系统设计--第一版--郝旭帅电子设计团队

2024-07-20 16:41:10 838

原创基于FPGA的超声波（HC-SR04）测距报警系统设计---第一版

在设计中，要求距离x 20ms 响一次：例现在是50cm，则要求是50x20ms，即1秒钟响一次；ultrasonic_drive模块负责产生触发trig信号，接收并且判断echo信号高电平的时间长度，然后计算距离并且将距离输出，并且将距离换算成为BCD输出。”，而不是一直响，所以每一声“滴”，设计为时长200ms，也就是在200ms之内，蜂鸣器输出500hz的方波，蜂鸣器就可以响出“滴”的一声。注：测量时，a.测量物体是平面，b.测量时，测量路径上不要有干扰的东西（路径方圆20cm之内不要有东西）。

2024-07-11 16:54:31 653

原创 Quartus/Vivado打开.v文件，注释出现乱码解决方案

Quartus/Vivado打开.v文件，注释出现乱码解决方案

2024-06-29 13:18:14 662

原创基于FPGA的数字钟设计---第四版---郝旭帅电子设计团队

基于FPGA的数字钟设计---第四版--郝旭帅电子设计团队

2024-06-26 17:10:45 890

原创基于FPGA的超声波（HC-SR04）测距系统设计---第一版

基于FPGA的超声波（HC-SR04）测距系统设计---第一版

2024-06-19 17:21:59 990

原创基于FPGA的计算器设计---第一版

基于FPGA的计算器设计---第一版

2024-05-29 16:01:43 1093

原创基于FPGA的4x4矩阵键盘驱动设计---第一版

基于FPGA的4x4矩阵键盘驱动设计---第一版

2024-05-21 17:30:45 766

原创基于FPGA的数字钟设计---第三版

基于FPGA的数字钟设计---第三版

2024-05-20 08:48:45 1041

原创基于FPGA的电子琴设计（按键和蜂鸣器）----第一版

基于FPGA的电子琴设计（按键和蜂鸣器）----第一版

2024-05-15 19:54:47 886

原创基于FPGA的自动售货机设计---第一版

基于FPGA的自动售货机设计---第一版

2024-05-13 06:52:12 1182

原创数字电路中的电平标准

在单端信号传输高电平中，ASIC_A输出高电平的电压值要在VOH_max和VOH_min之间，ASIC_B为了能够正确接收到逻辑，所以要求VIH_max大于VOH_max，VIH_min小于VOH_min。对于低电平而言，ASIC_A输出高电平的电压值要在VOL_max和VOL_min之间，ASIC_B为了能够正确接收到逻辑，所以要求VIL_max大于VOL_max，VIL_min小于VOL_min。不同的标准支持的器件不同，支持的传输速度不同，支持的噪声容限也不同。ref_V一般为传输电压的一半。

2024-05-07 19:01:46 785

郝旭帅电子设计团队的博客