自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(9)
  • 收藏
  • 关注

原创 基于FPGA的计算器设计---第一版

基于FPGA的计算器设计---第一版

2024-05-29 16:01:43 1012

原创 基于FPGA的4x4矩阵键盘驱动设计---第一版

基于FPGA的4x4矩阵键盘驱动设计---第一版

2024-05-21 17:30:45 696

原创 基于FPGA的数字钟设计---第三版

基于FPGA的数字钟设计---第三版

2024-05-20 08:48:45 1004

原创 基于FPGA的电子琴设计(按键和蜂鸣器)----第一版

基于FPGA的电子琴设计(按键和蜂鸣器)----第一版

2024-05-15 19:54:47 653

原创 基于FPGA的自动售货机设计---第一版

基于FPGA的自动售货机设计---第一版

2024-05-13 06:52:12 1114

原创 数字电路中的电平标准

在单端信号传输高电平中,ASIC_A输出高电平的电压值要在VOH_max和VOH_min之间,ASIC_B为了能够正确接收到逻辑,所以要求VIH_max大于VOH_max,VIH_min小于VOH_min。对于低电平而言,ASIC_A输出高电平的电压值要在VOL_max和VOL_min之间,ASIC_B为了能够正确接收到逻辑,所以要求VIL_max大于VOL_max,VIL_min小于VOL_min。不同的标准支持的器件不同,支持的传输速度不同,支持的噪声容限也不同。ref_V一般为传输电压的一半。

2024-05-07 19:01:46 753

原创 verilog hdl中generate的使用说明(一)

verilog hdl中generate的使用说明(一)

2024-05-01 16:45:13 12

原创 数字电路中的等效电路和FPGA中的等效电路

数字电路中的等效电路和FPGA中的等效电路

2024-04-26 18:48:23 843

原创 利用CMOS管构成基础逻辑门

利用CMOS管构成基础逻辑门

2024-04-25 15:24:00 221 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除