![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
CPU微架构
文章平均质量分 86
亦安的数字小站
高性能CPU微架构设计,公众号:亦安的数字小站
展开
-
ARM V2微架构
今年V3/N3已经发布,但考虑到没有公布太多的细节,我依据手册在“ARM发布新一代高性能处理器”一文中对微架构有阐述,本文主要简单分析ARM V2的一些微架构内容。arm的微架构给我的感觉是细节特别多,很多微小的特性都会抓取去优化,这是国内很多公司不具备的,国际一线的CPU公司,微架构方向的优化每年提升都放缓了,更多的是面向特定场景的优化,反而是工艺的提升以及SoC系统级微架构的提升对芯片系统的影响更大了。原创 2024-08-30 13:46:36 · 792 阅读 · 0 评论 -
ARM N2微架构介绍
之前在“ARM V2处理器微架构介绍”一文中介绍了面向服务器、云计算等应用的ARM V2处理器微架构,V系列具有更强性能,N系列强调性能和功耗等方向的平衡,本文就将介绍一下ARM N2处理器微架构相比较前代的一些提升。尽管ARM还具备一代N1/V1的服务器端处理器,但严格意义讲N2是ARM相对成熟的第一代服务器端处理器IP。ARM N2还是属于比较经典的一代CPU,不少的公司都在使用,其很多微架构的设计都比较有趣,很多特新大家也可以参考相关的论文研究。原创 2024-08-30 13:45:41 · 526 阅读 · 0 评论 -
ARM发布新一代高性能处理器N3
就在2月21日,ARM发布了新一代面向服务器的高性能处理器N3和V3,N系列平衡性能和功耗,而V系列则注重更高的性能。此次发布的N3,单个die最高32核(并加入到CCS,Compute Subsystems,包含Core,System Ip等),以CCS来讨论,每瓦性能比上一代提升20%-50%。而Neoverse V3,单个die最高64核(加入CCS),ARM似乎更强调其AI相关的分析能力。原创 2024-08-30 13:39:11 · 605 阅读 · 0 评论 -
Top-Down微架构分析方法
相比较于基于计算CPU时钟周期的传统框架,top_down基于计算流水线的资源,初始研究层次更加上层。以下图的简化CPU微架构为例,流水线的概念上分为前端和后端,前端负责获得架构规定的指令,后端主要负责提交指令以及执行指令,当执行完成时,结果会被写入寄存器或者写回内存。微架构简图intel对top_down的介绍中将流水线的执行抽象出流水线“槽”的概念,例如前端每个周期可以分配6个uOP,后端每个周期可以执行6个uOp,流水线槽表示处理一个uOp所需的硬件的资源,在每个周期有6个流水线槽可用。原创 2024-08-29 14:44:02 · 1047 阅读 · 0 评论 -
HotChips2024:AMD Zen5,CPU微架构介绍
文中还有不少内容没写,例如LSU仅描述了Cache,预取这些也没写,各模块的参数请参考图片内容。一些策略性的东西,不宜展开讲,三两句说不明白反而显得很累赘。如果本文对您有所帮助,,如果有任何问题请留言指正。CPU微架构问题可以加我微信讨论,点击公众号菜单”联系我“即可。原创 2024-08-29 14:42:15 · 727 阅读 · 0 评论