三、光模块QSFP-DD-Hardware/CMIS

乏力污边

已于 2024-09-27 11:18:28 修改

阅读量767

点赞数 20

文章标签：经验分享

于 2024-09-24 18:02:15 首次发布

本文链接：https://blog.csdn.net/qq_39217376/article/details/142481252

版权

协议相关知识

模块硬件接口（Electrical Connector）-金手指
模块管理协议CMIS - Common Management Interface Specification
- 一、CMIS的模块内存映射
- - 1.1 Lower Memory ( Control and Status Essentials )
参考文献与相关文档

模块硬件接口（Electrical Connector）-金手指

QSFP-DD/QSFP-DD800在正反两面分别有38个引脚，共76个脚。

一、引脚类型

地脚GND -“1A/1B”；
电源脚VCC -“2A/2B”；
信号脚Signal -“3A/3B”；

（1）绿色-GND
（2）红色-VCC
（3）橙色-低速信号/控制脚
（4）蓝色-高速信号脚

二、引脚具体定义

在这里插入图片描述

三、低速信号/控制脚-Low Speed Electrical Hardware Signals

除了两线串行接口，模块还有以下低速信号脚用于控制和状态显示。
在这里插入图片描述

3.1 ModSelL（Module Select - Low）

在QSFP-DD/QSFP-DD800中为输入信号，功能是模块的I2C使能，用于选择模块，默认应为高。
（1）当ModSelL设置为低时，使能I2C通信
（2）当ModSelL设置为高时，禁用I2C通信
例如：当被测试板拉低时，实现I2C的通信，当上位机勾选ModSelL控制框选，发出控制信号，MCU将其拉高，并且断开和测试板的I2C的通信。
在这里插入图片描述

3.2 ResetL（Reset - Low）

在QSFP-DD/QSFP-DD800中为输入信号，对MCU为输出引脚，功能是复位模块，默认应为高。
ResetL信号为低的时间大于t_Reset_init时，复位模块至默认状态。
在这里插入图片描述

3.3 LPMode/TxDis（Low Power Mode/Tx Disable）

在QSFP-DD/QSFP-DD800中为双功能输入信号，功能是低功耗模式/光发射器开断（注：在使用该引脚时需要先确定该引脚的模式，在Reg表中，双功能信号模式的配置类似于MUX选择器，同时，两个功能之间存在包含关系，LPMode的功能包含TxDis）。在上电或ResetL解除后，模块默认为LPMode模式。模式的修改需要在复位期间外，使用I2C接口进行软件配置。

（1）当光模块为 LPMode 模式时，配合Power_override、Power_set和High_Power_Class_Enable软件控制位的设置，主机可以控制模块的功率。

注：Power_override、Power_set默认为0。

（2）当光模块为 TxDis 模式时，LPMode/TxDis引脚设置为1或0，表明禁用或启用所有激光发射器。

3.4 ModPrsL（Module Presence - Low）

指示模块是否插入的引脚。
如图所示，CPLD/PAL为主机（例如测试板），主板外接弱上拉，模块内部接地，当插入模块时，ModPrsL脚被拉低，测试板或上位机的指示灯点亮，表明模块的存在。
在这里插入图片描述

3.5 IntL/RxLOSL（Interrupt - Low / Rx Lost- Low）

该引脚如LPMode/TxDis一样，为双功能输出信号脚，IntL模式为所有的故障信号的标志位，包含RxLOSL故障，上电默认为IntL模式，初始为高信号。
（1）如果模块为IntL模式，当信号被拉低时，表明模块可能出现某种故障，主机可使用I2C串行接口读表识别异常的中断源（异常包括告警警告，RXLOS、TXLOS、TXFAULT等），在读取所有设置的中断标志后，IntL信号脚恢复至高状态。
（2）如果模块为RxLOSL模式，当信号被拉低时，表明模块至少有一个通道的接收光功率丢失，只有当模块恢复正常后，引脚才会被释放拉高。

3.6 Programmable/Vendor Specific (Optional)

QSFP-DD MSA提供2个输入可编程/供应商指定的引脚（P/S1、P/S4）和2个输出可编程/制造商指定的引脚（P/S2、P/S3）。
可编程用例还包括供应商专有的应用程序。默认情况下禁用P/Sx l/O。

3.7 ePPS/Clock PTP Reference Clock (Optional)

Host ePPS/Clock The ePPS/Clock input是一个可编程的定时和时钟输入，可以支持非调制1PPS(每秒1个脉冲)、调制(1PPS)和参考时钟。ePPS/clock是LVCMOS兼容信号，主板上具有串联端接（TBD），模块中具有至少4.7 kΩ的并联端接。为了提高更快时钟（即156.25 MHz）的信号完整性，并行端接可以降低到470Ω，并且可以选择交流耦合。

模块管理协议CMIS - Common Management Interface Specification

一、CMIS的模块内存映射

在CMIS中，访问模块仍然受限于8位字节地址，并且主机可直接访问的内存大小为256字节，被划分为两个部分：Lower Memory（地址范围 00h-7Fh）和 Upper Memory（地址范围 80h-FFh），Lower Memory是静态映射内存，Upper Memory是动态映射内存（实际寻址的寄存器取决于当前页面映射），整体架构如图所示。
在这里插入图片描述

1.1 Lower Memory ( Control and Status Essentials )

Lower Memory（00h-7fh）的内容始终可以立即访问，该区域里包含的是最常用的一些状态位或控制寄存器，如图所示。
在这里插入图片描述

1.1.1 Management Characteristics

在这里插入图片描述

1.1.2 Global Status Information

在这里插入图片描述
· ModuleLowPwr：表示低功率状态
· ModulePwrUp：表示上电状态
· ModuleReady：表示就绪状态
· ModulePwrDn：表示断电状态
· ModuleFault：表示故障状态
同时，模块的状态转换可参考Module State Machine (MSM) 。

1.1.3 Flags Summary

在这里插入图片描述
Flags Summary 起快速扫描标志寄存器的作用，相当于是一组标识，但它不是标志位，读取后不会清除标志位。

1.1.4 Module-Level Flags

在这里插入图片描述

1.1.5 Module-Level Monitor Values

在这里插入图片描述
· S16：signed 16 bits
· U16：unsigned 16 bits

2个常规的温度、电源实时监控，4个可选的监控。
进制转换以温度为例，参考SFF-8472：
在这里插入图片描述

1.1.6 Module-Level Controls

在这里插入图片描述

1.1.7 Module-Level Masks

在这里插入图片描述
中断掩码/中断屏蔽位，选择性地使能部分中断。

1.1.8 CDB Command Status

· CDB ：Command Data Block

参考文献与相关文档

OSFP-DD MSA OSFP-DD Hardware Specifcaton fOr OSFP DOUBLE DENSITY8XPLUGGABLETRANSCEIVER,
Rev.6.0,OSFP-DD MSA, 2021, http://www.qsfp-dd.com/specification
OSFP MSA Specification for OSFP Octal Small Form Factor Plugable Module, OSFP MSA,
Rev. 3.0, 2020, https://osfpmsa.org/specification.html
SFF-8074, SFP (Small Formfactor Pluggable) Transceiver, Rev 1.0, 2001
SFF-8636, Management Interface for 4-lane Modules and Cables, Rev. 2.10a, 2019
SFF-8679, QSFP+ 4X Hardware and Electrical Specification, Rev. 1.8, 2018