qq_39431518的博客

原创 SystemVerilog中随机的constrain语法

SystemVerilog中随机的constrain语法SystemVerilog中随机通过关键字rand定义rand_mode函数打开激励随机SystemVerilog中constrain语法inside操作符dist操作符条件限制符 -> (if ..else)solve...before 操作符SystemVerilog中随机通过关键字rand定义rand bit [1:0] a;randc bit [1:0] b;rand bit [31:0] addr;con