qq_39437610的博客

转载 Verilog 分频器设计（奇偶分频）

类似10分频这样分频系数过大的情况，就需要对分频系数N循环计数进行分频，在计数周期达到分频系数中间数值N/2时进行时钟翻转，可保证分频后的时钟占空比为50%，可见代码中定义了一个计数器cnt，它的作用就是在每个时钟上升沿计数一次，每当计数到N/2-1时清零，同时时钟翻转一次，如此就相当于原时钟每隔5个周期状态翻转一次，得到的新时钟周期即原时钟周期的十倍，即实现了10分频。4分频可以在2分频的基础上再作一次2分频，即可得到原时钟的4分钟，注意代码中实现4分频时是在2分频时钟的时钟上升沿进行取反；