- 博客(8)
- 收藏
- 关注
原创 基于DDR3缓存的串口传输TFT图像显示(出自小梅哥AC720FPGA系列教程)
通过这次项目,其实主要就是为熟悉跨时钟信号的处理(使用异步FIFO)、以及高速DDR3存储的了解、同时也对基本的TFT屏驱动进行了熟悉。
2024-09-03 11:35:30 1418
原创 FPGA学习之SPI驱动的FLASH存储芯片(W25Q64)
功能实现flash扇区擦除、flash单byte读、flash单byte写:1、FLASH擦除–完成FLASH指定地址扇区擦除2、FLASH写入–完成FLASH指定地址的数据写入3、FLASH读出–完成FLASH指定地址的数据读取同时,为了方便观察代码调试,我们使用了VIO(Virtual INPUT OUTPUT)IP核以及ILA IP核参与调试。
2024-03-26 19:48:54 1493
原创 FPGA学习之SPI通讯--MASTER以及SLAVE端数据收发
1、MASTER端SPI代码:配置为模式0,一次传输8bit数据,可实现数据的收发;sclk,cs信号均由MASTER端产生。2、SLAVE端SPI代码:配置为模式0,一次传输8bit数据。
2024-03-03 11:41:10 1827
原创 FPGA学习之数码管时间显示模块
1、使用数码管完成时间显示功能(即手表时间);2、通过串口通讯,完成时间的上传(每秒传一次);3、可通过串口通讯设置时间;1、数码管切换问题:数码管的选通实际是以非常快的速度逐个切换的(即同一时间实际只有一个数码管亮),由于视觉暂留效果会得到4个数码管同时显示的效果。但实际开发中,我发现若以10MHZ的频率去切换数码管,实际将导致数码管显示错乱,后续增加了一个延时(计时100个clk才切换)才解决该问题。
2024-02-22 13:54:02 1006
原创 FPGA学习之UART串口通信初尝试之二 (更加健壮的接收模块)
在前几天写完串口接收、发送代码后,自己也去查看了小梅哥的FPGA教程课,在他的教程中,接收模块还做了多次采集以确保模块在面对不稳定链路时的健壮性;个人感觉还是值得重写一遍作为新人练手的,其中代码思路延续小梅哥的,但是代码复现为本人从头重写,故会与小梅哥所提供代码例程存在差异。
2024-02-04 13:04:57 447 1
原创 FPGA学习之UART串口通信初尝试
之前因为工作太忙基本都没太多时间来专心学习FPGA编程,这两天趁有空自己从头开始码了一遍串口通信的收发代码。总体看来,串口通信协议还是比较简单的,只看通讯协议相信新手也能在一两天内复现并调通。
2024-02-01 11:39:57 227 1
原创 FPGA学习问题集-1
当模块接收完成数据,会将接收完成标志位(top_done, wire类型,1位)进行取反操作,同时使用计数器对其计数。若使用电平敏感型进行触发,计数器会出现胡乱抖动;而改用边沿触发则计数器稳定工作。#FPGA新人还请各路大神帮忙解惑!##编程语言:Verilog hdl。##开发平台:quartus ii。是否是内部硬件存在问题?
2023-12-28 10:33:27 351 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人