数电IC设计
Dongyuu_18
这个作者很懒,什么都没留下…
展开
-
Quartus入门实验(基于verilog HDL)——点亮LED灯
基于ALTERA Cyclone IV Development & Education Board (DE2-115)1、新建工程next,直到出现如下页面:next,直到finish。2、编写代码并编译如果报错,可以从这里查看错误信息:3、管脚分配拖动node name中的信号至图中对应位置。位置可以按坐标查找,坐标可以通过手册得到。分配好管脚后,直接关闭页面。...原创 2020-12-30 14:49:55 · 8276 阅读 · 1 评论 -
跨时钟域信号传输(一)——控制信号篇
跨时钟域信号传输(一)——控制信号篇转载于:跨时钟域信号传输(一)——控制信号篇最近我整理了一下跨时钟域设计的一些知识,一方面这与亚稳态有关系,承接前面讲到的内容,一方面当做复习吧。主要内容主要是是围绕跨时钟域展开的:主要内容概览跨时钟域信号传输(一)——控制信号篇1、跨时钟域与亚稳态2、跨同步时钟的控制信号传输(1)同频同相位的两个同步时钟:(2)同频不同相位的两个同步时钟(3)不同频,但是存在整数倍的关系3、时钟同源,周期之间非整数倍的跨时钟域(1)(跨时钟域无论是快到慢还是慢到快)两个时钟存在最转载 2020-12-19 18:16:18 · 637 阅读 · 2 评论