phy芯片学习指南

已于 2023-03-15 08:03:54 修改
阅读量3.9k 收藏
点赞数
分类专栏： 光通信 文章标签： 单片机 stm32 fpga开发
于 2021-12-03 17:56:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40008325/article/details/121704247
版权
这篇博客详细介绍了PHY芯片的接口类型，包括qsgmii、sgmii、sgmi、coper和fiber，重点讲解了SGMII的工作原理，它是如何实现1000Mbps传输速率的。此外，还涵盖了芯片的寄存器配置和模块分类，为单片机和FPGA开发提供参考。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1，端口，qsgmii/sgmii/sgmi/coper/fiber

SGMII是8bit并行同步收发接口，采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。

2，寄存器

3，模块分类

 

（51）FPGA IP设计（ QSGMII IP核）
m0_46498597的博客
02-03 606
IP核有行为(Behavior)级、结构(Structure)级和物理(Physical)级三个层次的分类，对应着三个种类型的IP核，它们是由硬件描述语言设计的软核(Soft IP Core)、完成结构描述的固核(Firm IP Core) 和基于物理描述并经过工艺验证的硬核(Hard IP Core)。FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。
以太网 PHY 芯片 YT853X Datasheet
04-30
以太网 PHY 芯片 YT853X Datasheet
高速硬件接口
热门推荐
dbitc的博客
06-11 1万+
DLM: dual-lane modules, 是双差分收和发对接口,共有4对差分总线,收和发各两对, 可以复用的总线: sgmii, qsgmii, rxaui,pcie,sata, 在cavium 的CPU中较常见QLM: quad-lane modules, 是4差分收和发对接口,共有8对差分总线,收和发各4对, 可以复用的总线: sgmii, xaui, dxaui,rxaui, KR,X...
SGMII（Serial Gigabit Media Independent Interface）详解
最新发布
SDJ_success的博客
02-26 1391
采用差分串行信号，将数据线从GMII的8位减少到1对（发送） + 1对（接收），显著节省PCB面积。在PHY芯片电源引脚附近布置0.1μF（高频）和10μF（低频）电容，滤除噪声。使用低抖动晶振（如±50ppm）提供125MHz参考时钟（若PHY需外部时钟）。：通过嵌入时钟与数据编码技术，支持1Gbps速率（信号速率1.25Gbps）。：SGMII扩展支持2.5G/5G/10G（如SGMII+、USGMII）。：适合背板或光模块应用，传输距离可达数米（铜缆）或千米（光纤）。
常用MII接口详解
weixin_45365488的博客
03-06 1万+
MII接口作为板内走线的接口，达到25MHz速率还是比较简单的，制约以太网传输跑10M的原因为网线质量、传输长度等限制。以BCM5241 PHY为例，这就是一个百兆PHY，在DS文档中可以看到pin信号定义。因为RX部分信号要兼做配置信号，一开始可能注意不到，但TX部分信号很明显，除了PHY时钟是输出，其它TX信号是输入。细看RX部分信号，时钟为输出，其它RX信号也为输出。为什么这里TX会是输入，RX会是输出？因为MII接口定义的TX、RX是以MAC角度来的。
[网络] YT8614 QSGMII 模式网口丢包问题分析
只有自己觉到悟到的，才是自己的。
03-09 4261
主要是判定丢包 丢在个哪一个阶段 MAC与PHY 通信的 QSGMII 总线上 PHY 的 utp 端口 MDI 线路上 1、phy utp internel boopback 内部回环模式，验证QSGMII 和 MAC 之间的通信质量 可以通过下面的配置将phy 设置为 utp internel boopback 来验证phy的QSGMII总线上的通信质量 # hard reset ./tools --miiwrite=eth0,0x1e,0xa0c0;./tools --miiw..
QSGMII协议详解.pdf
09-11
QSGMII协议详解.pdf，帮助设计人员更换的完成设计和理解协议。
QSGMII(中文）.docx
09-08
QSGMII中文文档。 QSGMII中文技术文档。
1588_1588_PHY芯片直连指导_
09-30
标题中的“1588_1588_PHY芯片直连指导”暗示了这是一个关于IEEE 1588协议在PHY（物理层）芯片间直连应用的技术文档。该协议，也被称为精确时间协议（Precision Time Protocol），是用于网络设备间同步时钟的一种标准...
国产多口PHY芯片YT8614
04-20
综上所述，国产多口PHY芯片YT8614具备高性能、低功耗的特点，并且提供了全面的技术支持和应用指导，对于开发人员来说，能够简化设计流程，提高产品的开发效率和质量。随着国产半导体技术的不断发展，我们可以期待更...
以太网PHY芯片中百兆收发电路设计与实现.pdf
07-26
以太网PHY芯片中百兆收发电路设计与实现.pdf
phy芯片AR8035芯片手册
10-24
AR8035是Atheros公司第四代单端口10/100/1000兆比特三速以太网物理层(PHY)芯片，属于Arctic家族设备系列。该芯片支持多种应用，包括PC、高清电视(HDTV)、游戏机、蓝光播放器、网络电视机顶盒(IPTV STB)、媒体播放器...
88E1340_88E1340S_88E1322_Datasheet_full
10-21
88E1340_88E1340S_88E1322_Datasheet_full，marvell以太网phy芯片手册，全本
iptables document
02-25
iptables doc for reference.
思科-qsgmii规范
01-06
思科_qsgmii规范
Marvell 千兆PHY芯片88E1340S/88E1340/88E1322
韩大卫@blog
01-30 7985
<!-- @page {margin:2cm} pre.western {font-family:"DejaVu Sans",sans-serif} pre.cjk {font-family:"DejaVu Sans",sans-serif} pre.ctl {font-family:"DejaVu Sans Mono",monospace} p {margin-bo
GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍
#维多利亚的秘密#
02-25 3850
千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI 五种 GMII接(如下图)： 与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125
飞凌嵌入式丨千兆网之RGMII & SGMII解析
spear800的博客
03-21 1万+
一般来说，底板的千兆网大多选用RGMII和SGMII两种接口，也有可以拓展出更多网口的QSGMII接口。 这篇文章主要是对前两种常用的千兆网接口的介绍，以直观的方式对比这两种接口在引脚方面的不同，比较适合帮助初学者建立一个初步的印象，能够快速的了解RGMII和SGMII在接线方面区别。 下面先简单介绍一下RGMII这种接口： RGMII均采用4位数据接口，工作时钟125MHz，并且在上升沿和下降沿...
Linux---phy外设调试（二）
lihuan680680的博客
05-28 2736
Linux下phy外设调试
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

陌上花开缓缓归以

你的鼓励将是我创作的最大动力，

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值