verilog
瘦不了的胖胖
这个作者很懒,什么都没留下…
展开
-
关于FPGA实现下信号边沿检测
本文为自己实现的利用FPGA检测信号下降沿并生成信号的过程: /*****Author:Chun-juan He date:2018.8.13 function: Edge detection*****/module detection_edge ( clk,rst_n,out1,out2,out3,triger1,triger...原创 2018-08-15 21:21:15 · 622 阅读 · 0 评论 -
FPGA实现奇偶分频器和任意整数分频设计及分析思路
本人最近研究FPGA,结合网上经验和自己领悟,重新编写的分频器,首先是偶数分频器,对于N(偶数)分频器,其原理就是利用计数器,当计数器(从0开始计数)计到N/2-1时,时钟反转一次,计数器清零,否则继续计数,以此类推,程序代码如下:偶数分频器/*偶数分频器的设计Designer : he chunjuanData : 2018/...原创 2018-08-23 09:32:27 · 4744 阅读 · 6 评论