debug-react.7z
debug-react本项目用于
Create React App入门
该项目是通过引导的
可用脚本
IM-DEMO微信小程序即时通讯案例
微信小程序——原生小程序即时通信IM demo,包含聊天、表情、语音、图片、会话列表功能
基于verilogHDL的PCIE接口设计以及Modelsim仿真.7z
基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准,它原来的名称为“3GIO”,是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准。
leeks-1.7.1.zip.7z
小韭菜,后改名为 leeks,这是一个 IDEA 查看股票、基金插件。
leeks-1.x.x.zip 直接在IDEA里面安装,注意:直接选择zip安装,不要解压。
设置里面找到Leeks选项,输入基金编码,股票编码,逗号分隔,apply。
隐蔽模式默认开启,开启无着色,并且拼音显示,可以自行关闭。
股票编码有前缀,示例代码:(sh000001,sh600519,sz000001,hk00700,usAAPL)股票编码前缀小写,建议用雪球看网页找
基金编码zfb上面有,或者天天基金看
FPGA直接驱动LCD_12864
FPGA直接驱动LCD_12864程序,使用Verilog HDL语言编写,带中文字库的128X64 是一种具有4 位/8 位并行、2 线或3 线串行多种接口方式,内部含有国标一级、二级简体 中文字库的点阵图形液晶显示模块;其显示分辨率为128×64, 内置8192 个16*16 点汉字,和128 个16*8 点ASCII 字符集
victor_keyboard.exe
本程序通过autohotkey语言,实现了将colmak键盘布局的替换,随用随开,打包好的程序具有良好的可移植性.需要源码,可以在文章https://victorfengming.gitee.io/2020/01/10/colmak/中查看
PyCharm设置
本资源为PyCharm的设置文件,界面和一些快捷键已经设置好了,例如Ctrl+滚轮可以进行字体大小的缩放
开发板EP4CE10F17C8技术手册.zip
本资源为Alter 公司的Cyclone IV E 系列的芯片EP4CE10F17C8的技术手册
基于FPGA的uart接口电路设计verilog实现
通用串口是远程通信接口,在数字系统中使用很普遍,是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能,利用Quartus II 13.0在FPGA 芯片上综合描述,利用模块化设计方法设计 UART(通用异步收发器)的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示,本设计采用外部时钟50MHZ,波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。
基于FPGA的8b10b编解码verilog实现
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载,最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。
资源包中附有quartusII 的项目文件和代码,直接打开即可使用。