RV32I：RISC-V 基础整数指令集

最新推荐文章于 2024-08-09 08:21:39 发布

夏筱

最新推荐文章于 2024-08-09 08:21:39 发布

阅读量7.8k

点赞数 9

分类专栏：笔记文章标签： risc

本文链接：https://blog.csdn.net/qq_40392804/article/details/108982997

版权

本文详细介绍了RISC-V架构中的基础整数指令集RV32I，包括指令格式、寄存器、整数计算、加载与存储、条件分支和无条件跳转等内容。RISC-V的简洁指令格式简化了解码过程，优化了性能功耗比。此外，文章还讨论了RV32I的特性，如32位字节可寻址、32位指令长度、31个寄存器及无乘法或除法指令等。

摘要由CSDN通过智能技术生成

RV32I指令

图 2.1 是 RV32I 基础指令集的一页图形表示。对于每幅图，将有下划线的字母从左到右连接起来，即可组成完整的 RV32I 指令集。对于每一个图，集合标志{}内列举了指令的所有变体，变体用加下划线的字母或下划线字符_表示。特别的，下划线字符_表示对于此指令变体不需用字符表示。。例如，下图表示了这四个 RV32I 指令：slt，slti，sltu，sltiu:
在这里插入图片描述

指令格式

六种基本指令格式，分别是：

用于寄存器-寄存器操作的 R 类型指令
用于短立即数和访存 load 操作的 I 型指令
用于访存 store 操作的 S 型指令
用于条件跳转操作的 B 类型指令
用于长立即数的 U 型指令
用于无条件跳转的 J 型指令

即使是指令格式也能从一些方面说明 RISC-V 更简洁的 ISA 设计能提高性能功耗比。 首先，指令只有六种格式，并且所有的指令都是 32 位长，这简化了指令解码。ARM-32，还有更典型的 x86-32 都有许多不同的指令格式，使得解码部件在低端实现中偏昂贵，在中高端处理器设计中容易带来性能挑战。第二，RISC-V 指令提供三个寄存器操作数，而不是像 x86-32 一样，让源操作数和目的操作数共享一个字段。当一个操作天然就需要有三个不同的操作数，但是 ISA 只提供了两个操作数时，编译器或者汇编程序程序员就需要多使用一条 move（搬运）指令，来保存目的寄存器的值。第三，在 RISC-V 中对于所有指令，要读写的寄存器的标识符总是在同一位置，意味着在解码指令之前，就可以先开始访问寄存器。在许多其他的 ISA 中，某些指令字段在部