计算机组成原理实验
文章平均质量分 77
计算机组成原理实验
此后无良辰
路漫漫其修远兮~
展开
-
【此后无良辰】实验四 单周期CPU设计与实现——单指令CPU
一、 实验目的通过设计并实现支持一条指令的CPU,理解和掌握CPU设计的基本原理和过程。二、 实验内容设计和实现一个支持加法指令的单周期CPU。要求该加法指令(表示为add r1,r2,r3)格式约定如下:采用寄存器寻址,r1,r2,r3为寄存器编号,r1和r2存放两个源操作数,r3为目标寄存器,其功能为[r1] + [r2] -> r3;指令字长16位,操作码和地址码字段分配如下所示:三、 实验原理单周期CPU是指所有指令均在一个时钟周期内完成的CPU。CPU由数据通路及其控原创 2021-08-03 10:10:46 · 5819 阅读 · 2 评论 -
【此后无良辰】实验三 CPU部件实现之PC和半导体存储
一、 实验目的理解和掌握CPU中程序计数器PC和半导体存储器RAM的工作原理,并使用Verilog和ModelSim进行设计和仿真。二、 实验内容使用Verilog完成程序计数器PC的设计,要求:PC为8位计数器使用Verilog完成数据存储器的设计,并编写测试仿真文件验证其正确性。要求存储字长16位,存储容量1K字节;一根读写控制信号线控制读写,低电平有效。三、 实验原理PC:是用于存放下一条指令所在单元的地址的地方。当执行一条指令时,首先需要根据PC中存放的指令地址,将指原创 2021-08-03 10:03:21 · 1945 阅读 · 0 评论 -
【此后无良辰】实验二 CPU部件实现之ALU和寄存器堆
一、 实验目的理解和掌握CPU中的算术逻辑运算部件(ALU)和寄存器堆(Register File)的工作原理,并使用Verilog和ModelSim进行设计和仿真。二、 实验内容使用Verilog完成ALU的设计,并编写测试仿真文件验证其正确性。要求:ALU支持16位的加、减、与、或以及移位运算。使用Verilog完成通用寄存器堆的设计,并编写测试仿真文件验证其正确性。要求寄存器堆包含8个16位的寄存器;寄存器堆有两个读端口和一个写端口。三、 实验原理ALU和寄存器堆的原原创 2021-08-03 09:52:30 · 6329 阅读 · 2 评论 -
【此后无良辰】实验一 Vivado平台入门(下载和安装)
一.实验目的1)安装Xilinx的Vivado开发套件。2)熟悉Vivado仿真,原理图,下载方法。二、实验内容完成Vivado的安装三、实验原理下载安装Vivado四、实验步骤下载安装步骤获取license五、总结Vivado共分为以下三步: (1) 下载:Vivado的下载一共有两种方式,一个是使用官网下载,一个是使用网上的其他资源进行下载。(2) 安装:Vivado可以自己选择想要的组件进行安装,记住安装路径不能是中文(3) 使原创 2021-08-03 09:40:24 · 1671 阅读 · 0 评论