- 博客(6)
- 资源 (2)
- 收藏
- 关注
原创 Chisel SyncReadMem 在 FPGA 开发时遇到的问题
没有寄存读数据,会出现上述所说的问题。那么需要对其进行修改,以匹配设计规范,避免出现隐形 bug。以下是 Intel 提供的单时钟 RAM 的书写风格,可以相对应进行修改。其对应生成的 Verilog 代码为。
2024-09-19 09:39:00
289
原创 Scala 移位运算符与加减运算符的优先级
在下文的场景下,其实本意是想取一个从 0 到 2 ^ 10 - 1 的一个随机数,但其实减号的优先级高于左移操作符,所以代码执行的其实是在 0 到 2 ^ 9 之间取一个随机数。
2024-04-17 17:03:49
224
1
原创 Quartus Prime Pro 22.4中F-tile命令行调试命令
Quartus Prime Pro 22.4中F-tile命令行调试命令。
2023-04-16 16:59:44
331
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人