02-FPGA
FPGA数字电路
八皇后OS
嵌入式,linux
展开
-
【FPGA】1,FPGA与STM32通信之SPI ,FSMC,UART,Verilog 初级入门概念讲解(wire 和 reg 类型的区别, always 和 assign 的区别,“阻塞”赋值 和
1,FPGA作为从机与STM32进行SPI协议通信---Verilog实现 [转https://www.cnblogs.com/tony-ning/p/4955291.html这篇项目记录很好https://www.cnblogs.com/tony-ning/p/4913912.html2,深入理解FPGA和STM32之间的FSMC通信https://blog.csdn.net/m...转载 2018-06-13 17:20:21 · 4332 阅读 · 0 评论 -
【IC7】FPGA最高工作频率的计算方法;FPGA最大输出频率;查看handbook的PLL最高频率;Fout_ext;Fout两个参数;FPGA输出1ns脉冲
目录1 时钟周期 T = Tco + Tlogic + Troute + Tsu2, 故 Tlogic = 4 * Tlut 3, = Tco + Tsu + 12 * Tlut4,搜索handbook,不要搜索datasheet4-1 时钟树的特性4-2 PLL特性;Fout_ext;Fout两个参数5,FPGA输出1ns脉冲我们的设计需要多大...原创 2019-04-01 15:37:15 · 18006 阅读 · 4 评论 -
【FPGA+ModelSim】9,序列检测器;$display的显示 2019年02月18日
0,必须将待仿真的原文件设置为顶层文件,然后编译,才能使用modelsim出RTL仿真图下面的仿真不会出波形1,好长一段时间放弃了modelsim仿真,还有一些状态机的编写。产生了很严重的后果就是自己想要在别人代码上增减功能不知道如何下手。基础打牢。2,NIOS真的不要学了,太麻烦了,Verilog已经够简洁了https://blog.csdn.net/bota...原创 2020-11-17 21:26:43 · 235 阅读 · 0 评论 -
【STM32+FPGA+FSMC】31,FSMC熟练掌握;KEIL5生成bin文件;SDRAM的使用;IAP检验码 2019年04月10日
1,quartus的编译文件不能带中文,altera自带PLL,RAM的IP核1-1,PLL参数:inputClk=25M,outC0=100M1-2,RAM:1-PORT参数:input data[15:0],address[7:0],output_q[15:0]1-3,STM32显示的原理图是DB0-15,AB16-23.所以FSMC既可以选择复用模式,也可以选择线独立...原创 2020-11-17 21:17:07 · 2581 阅读 · 4 评论 -
【STM32+FPGA+USART+SPI】32,UART,SPI 2019年01月15日
1,使用UART4作为与FPGA的通信接口,PD1,PD0内部与FPGA连接。UART4采用中断接收,DMA+IDEL目前会接收不了。 //HAL_UART_Receive_IT(&huart4,(unsigned char *)&UART4_Rx_OneBit,1);//只要初始化配置时候开启一次就好,不需要再次开启HAL_UART_Transmit(&h...原创 2020-11-17 21:27:23 · 396 阅读 · 0 评论 -
【8】电压比较器的阈值,窗口电压
1,https://zhidao.baidu.com/question/503764313.html?qbl=relate_question_1&word=%B5%E7%D1%B9%B1%C8%BD%CF%C6%F7%B5%C4%E3%D0%D6%B5%B5%E7%D1%B9https://wenku.baidu.com/view/36c4b645b307e87101f696e0....原创 2018-09-11 21:55:54 · 9938 阅读 · 0 评论 -
【FPGA】7,三段式数码管,74HC595级联
1, 首先你得连接正确,用第一片的9引脚(QH)接第二片的14引脚(DS),两片595的11和12引脚分别连通,并分别接在FPGA的两个引脚上,FPGA的串行口输出接第一片595(U6)的DS。这样,你如果想让两个595同时实现并行输出,就先将第一个八位二进制码移abH入第一片595,之后再将第二个八位二进制码cdH从第一片的DS移入,这样,第二个八位二进制码移入第一...原创 2018-08-09 19:27:15 · 2725 阅读 · 0 评论 -
【FPGA】6,与或门NAND
1,NAND原创 2018-07-04 17:19:24 · 1051 阅读 · 0 评论 -
【FPGA】5,看书,for语句在非阻塞的运行,,状态机的三段比较
1,for语句在非阻塞的运行2,状态机的三段比较原创 2018-06-16 17:41:37 · 277 阅读 · 0 评论 -
【FPGA】4,按键的消抖,verilog中关于并行处理的心得,FPGA最小系统,Verilog中同步复位和异步复位比较
1,http://blog.sina.com.cn/s/blog_72c14a3d010150m4.htmlerilog入门经验(一) always块使用https://blog.csdn.net/phenixyf/article/details/46364193如果我们把按键的输出做为一个时钟域(时钟频率未知,但信号的slow rate是已知的,既最大20ms左右)的信号,用另外一个时钟来采集这...翻译 2018-06-15 13:51:07 · 3457 阅读 · 0 评论 -
【FPGA】3,先从简单的例子出发,38译码器,LED,流水灯
1,38译码器 http://www.stepfpga.com/doc/altera_3ymq这样可以跟着学一些语法,比如alwaysmodule decode38 (sw,led); input [2:0] sw; //开关输入信号,利用了其中3个开关作为3-8译码器的输入 output [7:0] led; //输出信号控制特定LED reg...翻译 2018-06-14 22:07:39 · 5538 阅读 · 0 评论 -
【FPGA】2,quartus,ModelSim仿真的建立,调试时间窗口宽度,FPGA最小系统,特殊引脚
1,建立testbench文件2,打开vt文件,双击编辑3,,注意下面的1,2对应4,查看RTL5,仿真6,下面就是ModelSIM界面了,调节波形显示时间间距原创 2018-06-14 13:35:21 · 3036 阅读 · 1 评论 -
【IC8】作为一名硬件工程师,需要哪些知识?
1,一定要脚踏实地2,https://blog.csdn.net/wangdapao12138/article/category/7414446/3?转载 2019-04-02 15:26:03 · 4962 阅读 · 0 评论