- 博客(1)
- 资源 (5)
- 收藏
- 关注
原创 FPGA设计中出现的错误
Error (10161): Verilog HDL error at work2.v(1): object “B” is not declared. Verify the object name is correct. If the name is correct, declare the object.原因:数据类型定义错误 或者 赋值类型错误解决方法: 在always 过程块中被赋值的变...
2020-03-07 14:47:26
6541
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人