FPGA
文章平均质量分 76
功成狮
教育
展开
-
FPGA学习日记——04Verilog运算符
其中&&、||优先级低于关系运算符,而!运算符高于算数运算符,因此为了增加程序可读性,一般使用括号。原创 2024-05-13 21:55:49 · 305 阅读 · 0 评论 -
FPGA学习日记——03Verilog的数据类型与基本运算符
Verilog数据类型共有19种,但经常使用的有reg、wire、parameter等。reg型数据初始值是不固定的,赋值时可以赋正值也可以赋负值,但是它的值作为操作数时当作无符号数。wire常用来表示指定的组合逻辑信号。Verilog程序模块中输入、输出信号均默认为wire型。原创 2024-05-12 01:40:33 · 1639 阅读 · 0 评论 -
FPGA学习日记——02Verilog语法的基本概念
Verilog描述的电路设计,就是该电路的Verilog模型,也称为模块。Verilog模型根据需要可以抽象成不同的级别,包括:系统级、算法级、RTL级、门级、开关级。前三者属于行为描述,只有RTL级与逻辑电路有明确的对应关系。可以理解为一个复杂电路系统的完整Verilog模型是由若干个Verilog模型构成的,每个模块又可由若干个子模块构成。Verilog是一种硬件描述语言,不是计算机编程语言,虽然有很多c语言的影子,但是编写的思路完全不同。原创 2024-05-08 00:11:47 · 295 阅读 · 0 评论 -
FPGA学习日记——01Verilog程序设计
每日学习FPGA,太想进步了原创 2024-05-04 18:29:16 · 1192 阅读 · 0 评论