- 博客(2)
- 收藏
- 关注
RSS订阅原创 Altium Designer 部分操作使用
G 调节栅格大小 Shift+E调节捕捉模式，根据需要来 2D标准库可能会导致报错 Ctrl+M测量距离 一个工程中的多个PCB和多个原理图的对应 Width Constraint violation解决： 修改后自动重新铺铜 布线连接处加上弧度（补泪滴）Tools->Teardrops 如果过孔被自动吸附到周围额度定位点，可以按住Ctrl 自由定位。 修改图纸大小 PCB设置坐标原点 Edit —> Origin —> Set PCB剪裁后恢复黑色底板...
2022-05-28 15:03:39
893
原创 Quartus的FIFO IP核中的wrusedw和rdusedw
1.SCFIFO设置FIFO深度为32。读写时钟相同，前16个时钟往FIFO写数据，后16个时钟读数据T1时刻写第一个数据时，usedw立刻变为1，表示FIFO中的数据数量。T2时刻，写第16个数据，usedw立刻变为16，表示FIFO中有16个数据。T3时刻，读第一个数据，usedw立刻变为15，表示读出数据后FIFO剩余15个数据。可以看出，在单口FIFO中，usedw可以实时表示FIFO中的数据数量。2.DCFIFO将IP核改为dcfifo，仿真图如下：
2022-05-15 20:11:15
2990
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人