- 博客(2)
- 收藏
- 关注
RSS订阅原创 modelsim仿真双口ram 遇到的问题及解决
库问题本次仿真中用到了一个双口ram,其生成时调用了，ISE的（？？？？）库 xilinxcorelib_ver。这个库文件，是根据ISE生成。根据百度得到的信息大体添加库的步骤就是：1. 在想要放置库文件的地方建立一个modelsim的工程，名称随意。2. 创建新的库，库名设为xilinxcorelib_ver 3. 在modelsim的操作台输入vlog -work xilinxc...
2019-10-14 13:55:01
1501
原创 Verilog中的inout端口
verilog中inout端口总线总线操作双向端口InoutInout总线接口的简单示例总线总线操作总线是模块之间数据流通的公共通道。适当的总线的位宽，配合适当的并行算术逻辑和步骤能显著提高专用信号处理逻辑电路的运算能力。模块通过带控制端的三态门与总线进行连接。通过调整控制端的信号，来确定一段时间内，总线归哪些模块使用。但是任何时间段内，只能有一个模块进行发送，但可以有多个模块进行接收。双...
2019-08-09 10:57:17
1511
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人