zero的博客

最近为了调试Cyclone V系列的一个FPGA，安装了Quartus II 17.1 standrad版本的软件，但是安装完成之后发现下载的时候并没有任何设备，故需要手动添加。我在网上找了一圈，但是大多是下载链接老旧无法使用或者步骤不全，故今天写一篇文章详细描述如何添加设备，保证一看就会，可直接使用（前提是Intel不换下载进入方式）...

文章目录前言一、FIR是什么？一、使用MATLAB进行FIR仿真实验1.产生待滤波信号2.使用MATLAB自带滤波器工具箱设计滤波器3.MATLAB仿真结果三 基于FIR IP核的设计与实现1. 使用ROM IP核生成待滤波信号2.FIR IP核使用说明3. FIR IP核引脚说明4. 仿真测试文件编写5.仿真结果总结前言提示：FIR(Finite Impulse Response)滤波器，即有限长单位冲激响应滤波器。该滤波器在数字电路的滤波中很常用，本次实验使用Quartus的FIR IP核和mat

文章目录前言一、AD9218简介二、AD9218引脚介绍总结前言本文主要介绍ADI公司的AD9218芯片使用方法和一些注意事项一、AD9218简介以下内容来自ADI公司官网给AD9218的简介：AD9218产品详情AD9218是一款双通道10位单芯片采样模数转换器，片内集成采样保持电路。该产品是一款低成本、低功耗、小型易用型器件。它采用105 MSPS转换速率工作，在整个工作范围内都具有出色的动态性能。每个通道均可以独立工作。该ADC只需一个3.0 V（2.7 V至3.6 V）单电源和一个时

文章目录前言一、PLL锁相环功能核原理1. 锁相环功能2. 锁相环原理[1]二、Altera的FPGA调用IP核实现总结参考文献前言本文主要介绍了锁相环的原理，以及适用Altrea的FPGA使用IP核进行测试，记录其实验结果一、PLL锁相环功能核原理1. 锁相环功能参考链接：PLL wikipedia锁相环（ phase lock loop ，PLL）是一种产生输出信号的控制系统，其相位与输入信号的相位相关。保持输入和输出相位同步还意味着保持输入和输出频率相同。因此，除了同步信号之外，锁相