sp总线概述

一、spi注意事项

1）主从设备之间的时钟必须一致，既保证时序上的一致才可正常通讯；

2）spi的极性和相位，指的是sclk时钟特性，既保证主从设备两者的时钟的特性一致了，以保证两者可以正常实现spi通讯；

3）时钟的极性Polarity和相位Phase,和一些英文简写标识如下:

CKPOL(Clock Polarity)=CPOL=POL=Polarity=(时钟)极性

CKPHA(Clock Phase)=CPHA=PHA=Phase=(时钟)相位

SCK=SCLK=SPI的时钟

Edge=边沿,即时钟电平变化的时刻,即上升沿(rising edge)或者下降沿(falling edge)
一个时钟周期内,有两个edge,分别称为前沿(第一个边沿)和后沿(第二个边沿):

Leading edge=前沿=第一个边沿,对于开始电压是1,那么就是1变成0的时候,对于开始电压是0,那么就是0变成1的时候;

Trailing edge=后沿=第二个边沿,对于开始电压是1,那么就是0变成1的时候(即在第一次1变成0之后,才可能有后面的0变成1),对于开始电压是0,那么就是1变成0的时候;

CPOL和CPHA,分别都可以是0或时1,对应的四种组合就是:

参考博客：

一文详解spi接口：https://www.sohu.com/a/271099924_292853