- 博客(1)
- 收藏
- 关注
原创 基于booth编码和wallace压缩的定点高效乘法器详细原理及Verilog RTL实现(免费开源)
定点高效乘法器的实现。master branch是16位乘16位有符号乘法器,另一个branch,mult_8_8提供了同样实现思路的8位乘8位有符号乘法器,有任何问题欢迎联系。
2023-09-18 19:51:10 245 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
定点高效乘法器的实现。master branch是16位乘16位有符号乘法器,另一个branch,mult_8_8提供了同样实现思路的8位乘8位有符号乘法器,有任何问题欢迎联系。
2023-09-18 19:51:10 245 1
TA创建的收藏夹 TA关注的收藏夹
TA关注的人