![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ZYNQ 学习
远航路上ing
这个作者很懒,什么都没留下…
展开
-
基于zynq 7020的串口UART中断实验
1、参考UG585,P1790 网络文章2、理论知识在ZYNQ的中断中有一个IOP的中断集,它包几个外设的中断,其中包含UART0和UART 1,这里可以看出Uart 0的中断号是59,Uart1 的中断号是82,本实验将会使用uart1 进行中断操作。zynq中uart 的Block diagram 如下:可以看出内部的接收路径和发送路径上都有 FIFO。这里FIFO的深度...原创 2019-08-21 17:55:49 · 3905 阅读 · 0 评论 -
xilinx SDK开发 GPIO使用API总结
          原 &转载 2019-08-22 13:15:56 · 177 阅读 · 0 评论 -
FPFA学习笔记的系列
1、Zynq 学习裸跑系列2、ZYNQ学习Linux 系列3、Intel FPGA 学习系列4、Xilinx FPGA 学习系列5、时序分析系列原创 2019-08-22 13:22:08 · 344 阅读 · 0 评论 -
基于ZYNQ 的UART中断实验之串口写数据到DDR3中
1、参考UG585网络笔记2、理论知识参见上一次实验:基于ZYNQ 的UART中断实验3、实验目的联系使用UART的中断实验,并将数据写入到DDR3中。4、实验过程建立工程,设置并初始化串口中断,在运行程序之后,如果串口接收到N(1-63)个字节数据,则产生串口中断,Zynq响应中断,将数据从RXFIFO读出之后写入到DDR3预定的地址中。5、实验平台Microphase ZU...原创 2019-08-22 13:41:58 · 3036 阅读 · 0 评论 -
Zynq 7020笔记之 GPIO MIO 和EMIO的学习
1 参考Xilinx ZYNQ 7000+Vivado2015.2系列(四)之GPIO的三种方式:MIO、EMIO、AXI_GPIO2 理论指示在PS侧,有PS自己的IO pin,称为MIO,共有54个(编号0-53)。如果PS侧IO不够使用,则可以通过扩展的方式来使用PL侧的IO。扩展方式有两中:EMIO和GPIO。 EMIO 方式可以将PL侧IO直接看作PS侧IO使用,只是编号从54-1...原创 2019-08-23 15:31:52 · 4822 阅读 · 1 评论 -
ZYNQ 7020学习笔记之PL侧普通信号中断PS的实验
1、参考UG585网络笔记2、理论知识见中断部分3、实验目的练习使用PL侧的普通信号来中断PS处理器。4、实验过程建立工程,设置并初始化串口中断,在运行程序之后,如果串口接收到N(1-63)个字节数据,则产生串口中断,Zynq响应中断,将数据从RXFIFO读出之后写入到DDR3预定的地址中。5、实验平台Microphase ZUS zynq7020 开发板。 串口使用 uart...原创 2019-08-23 15:49:23 · 1493 阅读 · 1 评论 -
基于ZYNQ的uart传输任意长度的数据
1、参考UG585网络笔记参考:https://blog.csdn.net/WP_FD/article/details/924424682、理论知识参见上一次实验:基于ZYNQ 的UART中断实验之串口写数据到DDR3中3、实验目的基于ZYNQ 的UART中断实验,这里在上一次实验的基础上将发送固定的数据改为可以发送不定的数据。4、实验过程建立工程,设置并初始化串口中断,在运行程...原创 2019-09-02 15:36:07 · 2232 阅读 · 0 评论