笔记
是晓雨呀
进击的辣鸡
展开
-
GNU Radio & Pythpn
目录运行时PMT音频信号布尔运算符字节运营商频道转换器信道模型编码块ControlPort块调试块DTV块均衡器块错误编码块FCD块文件运算符块过滤块傅立叶分析减损模型块仪表块液位控制块数学运算符块邮件工具阻止其它块调制器模块联网工具块NOAA块OFDM分组操作块寻呼机块峰值检测器模块重采样器块流运算符块流标签工具块符号编码块同步器块网格编码块类型转换器模块..翻译 2020-08-01 13:53:55 · 3793 阅读 · 0 评论 -
LimeSuiteGUI下载
其他版本点这里下载2020最新版点这里下载2019版原创 2020-07-18 15:51:51 · 263 阅读 · 0 评论 -
一文读懂matlab中rcosdesign函数(成型滤波器)
直接来描述一下:b = rcosdesign(beta,span,sps,shape)beta: 滚降系数,取值0~1之间,决定频宽和陡峭程度。取值一般大于0.2。span: 表示截断的符号范围。sps: 单个符号范围的采样个数。shape:可选参数。可不加,可加上’normal’,可加上’sqrt’。当选择’sqrt’时,返回一个平方根升余弦滤波器。下图是滚降系数不同的对比,可以看出,设计一个升余弦滤波器总共需要上述三个参数。贴一段测试代码:clear allh1 = rcosdesi转载 2020-07-18 15:10:58 · 2233 阅读 · 0 评论 -
解决python利用pip安装package过程中出现的问题
pip debug --verbose首先在windows终端中进入python安装目录,然后输入以下命令pip debug --verbose即可看到当前python版本可以安装的适配文件标签原创 2020-07-18 15:07:08 · 1262 阅读 · 1 评论 -
Verilog中reg和wire的区别
Verilog中reg和wire的区别wire表示直通,即输入有变化,输出马上无条件地反映(如与、非门的简单连接)。reg表示一定要有触发,输出才会反映输入的状态。reg相当于存储单元,wire相当于物理连线。reg表示一定要有触发,没有输入的时候可以保持原来的值,但不直接实际的硬件电路对应。 两者的区别是:寄存器型数据保持最后一次的赋值,而线型数据需要持续的驱动。wire使用在连续赋值语句中,而reg使用在过程赋值语句(initial ,always)中。wire若无驱动器连接,其值为z,reg转载 2020-06-21 10:14:45 · 18716 阅读 · 2 评论 -
2020-04-15
Simulink的QPSK仿真我用#CSDN#这个app发现了有技术含量的博客,小伙伴们求同去《通信专业Simulink学习记录—QPSK链路仿真》, 一起来围观吧 https://blog.csdn.net/anthomy/article/details/100834943...原创 2020-04-15 23:25:46 · 93 阅读 · 0 评论