- 博客(2)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 Verilog HDL 83优先编码器代码（附仿真tb代码）
module encoder83(input [7:0]in,input EI,output reg [2:0]bout,output reg EO,output reg GS);always@(in or EI)if(EI==0)beginbout<=3’b111;EO<=1;GS<=1;endelsecasex(in)8’b0?????? : ...
2019-10-31 13:30:21
12796
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人