- 博客(4)
- 收藏
- 关注
RSS订阅原创 SM4加密算法verilog实现（下）
采用的握手信号接口来做该模块的流水线，这样做是为了后期扩展时，下游需要有流控处理。那么输入就是每拍128bit的明文和密钥，向上游的Vail和ready信号，向下游的vail和ready。还有加密后的数据输出。还有用到的固定参数Fk。
2025-09-21 15:53:21
428
原创 SM4加密算法verilog实现（上）
SM4是中国国家密码管理局于2012年发布的商用分组密码算法，属于对称加密算法，分组长度为128位，密钥长度也为128位。其设计结构类似于AES，但采用更适合硬件实现的，包含32轮非线性迭代运算。
2025-09-20 20:02:25
2260
原创 SM3加密算法verilog实现
SM3是中国国家密码管理局发布的一种密码杂凑算法，属于哈希函数家族，适用于数字签名、消息认证码生成等场景。其输出为256位（32字节）的固定长度哈希值，安全性对标SHA-256。
2025-09-19 17:10:10
2336
原创 万兆网verilog接收MAC实现
r_sof_local_2d == 3 || r_sof_local_1d == 7表示当前帧包含控制符和数据，但是数据提取是跨两拍的，所以下个周期拉高。但是光用r_data_en 不能提取数据，因为两种sof位置，那就是两种提取方式，所以还需要一个帧头位置指示，之前的所有帧头位置指示都是w_sof_local来的，w_sof_local又是当前拍数据的通过组合逻辑输出的，所以会随时变化，那么我们就用一个新的信号r_sof_localmark，从帧数据一开始就存位置直到帧结束。
2025-09-15 15:44:20
1379
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人