qq_41967976的博客

ZYNQ7000学习——OSERDESE2原语学习OSERDESE2原语端口OSERDESE2 Attributes时钟CLK：高速串行时钟。CLKDIV：并行时钟，用于并串转换；由CLK分频而来。二者需相位相同。唯一有效的时钟分配方式：1、CLK driven by BUFIO, CLKDIV driven by BUFR；2、CLK and CLKDIV driven by CLKOUT[0:6] of the same MMCM or PLL。复位OSERDESE2复位为高

ZYNQ学习——将读秒数据通过串口发送读秒数据产生代码封装为IP核封装AXI总线的外部设备IP核创建并完成BlockdesignPS的程序设计现象之前对ZYNQ不是很了解，仅有一些Verilog和8051单片机的基础，近日学习有所得，故将完成过程记录下来。所用板子为搭载xc7z20clg484的Zedboard，Vivado版本为2016。本次工程为PS与PL的协同开发，读秒数据产生部分将使用PL实现，使用Zedboard板载的100MHzPL时钟接入以及EMIO按键作为复位信号输入；发送数据为ARM核