6-总线

总线

1.概述

1.1 综述

总线：一组能为多个部件分时共享的公共信息传送线路.同一时刻只能有一个部件发送数据，但可能有多个部件接收数据
特性：
(1)机械特性：尺寸、形状、管脚数、排列顺序
(2)电气特性：传输方向、有效电平范围
(3)功能特性:每根传输线的功能(地址、数据、控制)
(4)时间特性:信号的时序关系
分类：
1.数据传输格式：
(1)串行总线:应用于长距离传输,节省布线空间，<在数据发送和接收时进行拆卸和装配，要考虑串行-并行转换>
(2)并行总线:逻辑时序简单，电路易实现<占用更多的布线空间；远距离传输成本高；由于工作频率高，并行信号线会产生干扰，无法持续提升工作频率>
2.总线功能(连接部件):
(1).片内总线：CPU内部寄存器和寄存器之间、寄存器与ALU之间的公共连接线
(2).系统总线：计算机系统内各功能部件之间相互连接的总线
a.数据总线(DB):传输各功能之间的数据信息。<位数与机器字长、存储字长有关><双向传输>
b.地址总线(AB):传输地址信息，包括主存单元或I/O端口地址<位数与主存地址空间大小和设备数量有关><单向传输>
c.控制总线(CB):一根控制线传输一个信号。<><单根是单向，但总体双向传输>
3.时序控制方式:
(1)同步总线
(2)异步总线
系统总线的结构
(1)单总线结构：所有功能部件连接在一组(包含3类系统总线)总线<实现简单，成本低，易于接入新的设备><带宽低、负载重、不支持并发传送操作>
(2)双总线结构：一条主存总线、一条I/O总线<将较低速的I/O设备从单总线抽离出来，实现存储器总线和I/O设备分离><需要增加通道等硬件>【支持突发(猝发)传送：送出一个地址，收到多个地址连续的数据】
(3)三总线结构：主存总线(CPU-主存)、直接内存访问DMA总线(主存-I/O接口)、I/O总线(CPU-I/O接口)<提高I/O设备性能，使其更快响应命令，提高系统吞吐量><系统工作效率较低>
(4)四总线:CPU总线、系统总线、高速总线、扩充总线[桥接器：用于连接不同的总线，具有数据缓冲、转换和控制功能]

1.2 总线的性能指标

1.总线的的传输周期(总线周期)：一次总线操作所需的时间(包括申请阶段、寻址阶段、传输阶段、结束阶段)，通常由若干个总线时钟周期构成【总线周期和时钟周期可以是一对多或一对一或多对一】
2.总线时钟周期：即机器的时钟周期。
3.总线的工作频率：总线周期的倒数，实际上指一秒内传送几次数据
4.总线的时钟频率：为时钟周期的倒数，实际上指一秒内有多少个时钟周期
5.总线宽度:又称总线位宽。总线上同时能传输的数据位数，指数据总线的根数
6.总线带宽:总线的数据传输率，单位时间内总线上可传输数据的位数。单位(字节/s即bit/s)【总线带宽=总线工作频率×总线宽度】
7.总线复用:一种信号线在不同时间传输不同的信息。可以使用较少的线传输更多的信息
8.信号线数:地址总线、数据总线、控制总线3种总线数的总和

2.总线仲裁

总线上所链接的各类设备按其对总线有无控制功能分为：【主设备：获得总线控制权的设备】【从设备：被主设备访问的设备，只能响应从主设备发来的各种总线命令】
总线仲裁：多个设备同时征用总线控制权时，以某种方式选择一个主设备优先获得总线控制权
总线仲裁分类：集中仲裁(链式查询方式、计数器定时方式、独立请求方式)、分布式仲裁

2.1 集中仲裁方式

主设备发出请求信号；若多个主设备同时使用总线，则由[总线控制器]的判优、仲裁逻辑按一定优先级顺序确定哪个主设备使用总线；获得总线使用权的主设备开始传送数据
1.链式查询方式
BG总线允许，BR总线请求，BS总线忙(建立者是获得总线控制权的设备)；离总线控制器越近的部件，其优先级越高，只需3根控制线
2.计数器查询方式
用一个计数器控制总线使用权，相比链式查询多了一组设备地址线，少了一个总线响应线BG。若有n个设备则需log2n(取上限)+2条控制线
3.独立请求方式
每个设备均有一对总线请求线BR和总线允许线BG，总线控制器有一个排队器。若有n个设备则需2n+1条控制线

2.2 分布式仲裁方式

不需要中央仲裁器，每个潜在主模块都有自己的仲裁器和仲裁号，多个仲裁器竞争使用总线。设备有总线请求时，发送仲裁号到仲裁总线上，仲裁器得到仲裁号与自己的比对，若总线上的优先级高，则它的请求不予响应并撤销请求

3.总线的操作和定时

总线周期的四个阶段：1)申请分配阶段：传输请求和总线仲裁；2)寻址阶段:主模块发送地址和命令；3)传输阶段：主模块和从模块进行数据交换，可单向或双向；4)结束阶段：主设备的有关信息从系统总线上删除
1.同步通信(同步定时方式)：由同一时钟控制数据传送。<适用于总线长度较短及总线所接部件的存取时间比较接近的系统>
优点：传送速度快，具有较高的传输速率；总线控制逻辑简单
缺点：主从设备属于强制性同步，不能及时进行数据通信的有效性检验，可靠性较差
2.异步通信(异步定时方式)：采用应答 方式，没有公共时钟计时
1)不互锁方式<速度快，可靠性差>:主设备发送请求信号后，不必等从设备回答信号，到一段时间，便撤销信号；从设备同理
2)半互锁方式:主设备发送请求信号后，需等到从设备回答信号，才撤销信号；从设备同不互锁方式
3)全互锁方式<速度慢，可靠性高>:主设备发送请求信号后，需等从设备回答信号，才撤销信号；从设备同理
优点:总线周期长度可变，能保证两个工作速度相差很大的部件或设备之间可靠的进行信息交换，自动适应时间的配合
缺点：比同步控制稍复杂，速度比同步定时方式慢
3.半同步通信：同步与异步相结合
同一时钟的基础上，增加一个"等待"响应信号
4.分离式通信：一个总周期拆分为两个子周期(主模块申请占用总线，使用完后放弃总线使用权；从模块申请占用总线)

4.总线标准

并行总线：m根线每次传送m个比特，高/低电平表示1/0，同步定时方式，总线工作频率不能太高。各条线不能有长度差，长距离并行传输时工艺难度大
串行总线：两根线每次传送一个比特，采用“差模信号”表示1/0，采用异步定时方式，以包的形式发送，因此也可以并行传送数据包
系统总线：与CPU直接相连的，用于连接CPU与北桥芯片或CPU与主存
局部总线：没有直接与CPU连接，通常连接高速的北桥芯片，用于连接很多重要的硬件部件
设备总线(通信总线)：由南桥芯片控制，用于连接计算机与计算机，或计算机与外部I/O设备
标准：
(1)系统总线:ISA(并行)、EISA(并行)、FBS(前端总线)、QPI
(2)局部总线：VESA(并行)、PCI(也可以说是系统总线)、AGP(加速图形接口，显卡专用局部总线)、PCI-E(点对点串行，全双工，支持热拔插)
(3)设备总线：RS-232C(串行通信总线)、SCSI(并行总线，智能通用接口)、PCMCIA(便携设备接口，即插即用)、USB(设备总线，串行，热插拔，即插即用)、IDE(PATA)(硬盘光驱接口，并行总线)、SATA(串行硬盘接口)
用接口)、PCMCIA(便携设备接口，即插即用)、USB(设备总线，串行，热插拔，即插即用)、IDE(PATA)(硬盘光驱接口，并行总线)、SATA(串行硬盘接口)
趋势：串行代替并行