总线的控制

总线控制部件在获得总线请求时，总线控制部件在BG上取查询是哪个I/O设备发出的，优先最近的。然后由I/O设备在BS线上回总线忙

I/O设备的排序就是I/O设备的优先级顺序（受BG的电路故障影响）


根据计数器的编号去查询I/O设备
比较灵活，优先级可自己设置
设备地址的线=log2n向上取整。n为设备数

排队器可自己设置一个优先级顺序，比较灵活。前面两种优先级按顺序，这个不按顺序，好很多

在总线控制中，数据线和地址线的条数取决于系统的需求和设计。
一、数据线
数据线的条数决定了一次数据传输的位数。例如，8 条数据线可以一次传输 8 位数据，即一个字节。常见的数据线条数有 8 位、16 位、32 位、64 位等。
在一些简单的微控制器系统中，可能只有 8 条或 16 条数据线，用于传输少量的数据。而在高性能的计算机系统中，通常会有 32 位或 64 位甚至更多的数据线，以实现高速的数据传输。
二、地址线
地址线的条数决定了系统能够寻址的内存空间大小。例如，16 条地址线可以寻址的内存空间为 个存储单元。
一般来说，地址线的条数越多，系统能够寻址的内存空间就越大。在现代计算机系统中，通常会有 32 条或更多的地址线，以支持大容量的内存和存储设备。
需要注意的是，数据线和地址线的条数并不是固定的，不同的系统可能会有不同的配置。在设计总线系统时，需要根据系统的性能要求、成本限制和可扩展性等因素来确定数据线和地址线的条数。




T1上升沿给出地址信号——主设备给出
T2上升沿给出读命令信号——要从从设备读数据
T3上升沿到达之前从设备必须给出数据信号
T4上升沿数据信号和控制信号就可以撤销了
T4结束时地址信号也撤销了


第一个时钟周期的上升沿给出地址信号
第一个时钟周期的下象沿给出数据信号
第二个时钟的上升沿给出写命令
第三个时钟的上升沿进行写操作
第四个时钟周期的上升沿撤销写命令、数据
第四个周期结束撤销地址信息

对多个速度不同的模块——按速度慢的制定时钟周期（应用于总线长度比较短，速度差不多的模块里面）

同步式数据传输应用于总线长度比较短的情况主要有以下几个原因：
一、信号同步问题
时钟信号延迟：在较长的总线中，时钟信号从发送端传输到接收端会有较大的延迟。这可能导致接收端在不同的时间点采样数据，从而破坏数据的同步性。而在短总线中，时钟信号的延迟相对较小，更容易保持数据与时钟的同步。
信号失真：长总线容易受到信号衰减、噪声干扰等因素的影响，使得信号在传输过程中发生失真。这可能导致接收端无法准确识别上升沿和下降沿，从而影响同步式数据传输的可靠性。而短总线受这些因素的影响较小，信号质量相对较好。
二、时序裕量
建立时间和保持时间：同步式数据传输要求接收端在时钟上升沿到来之前（建立时间）和之后（保持时间），输入数据必须保持稳定。在长总线中，由于信号传输延迟较大，建立时间和保持时间可能难以满足，从而导致数据传输错误。而短总线中，信号传输延迟小，更容易满足建立时间和保持时间的要求，提高了数据传输的可靠性。
时序裕量减小：随着总线长度的增加，时序裕量会逐渐减小。时序裕量是指在满足建立时间和保持时间的前提下，数据信号可以在时钟信号的边缘附近变化的时间范围。在短总线中，时序裕量相对较大，给数据传输提供了更多的容错空间。
三、成本和复杂性
时钟同步电路：为了实现同步式数据传输，通常需要在系统中添加时钟同步电路。在长总线中，由于时钟信号的延迟和失真问题较为严重，需要更复杂的时钟同步电路来保证数据的同步性，这会增加系统的成本和复杂性。而在短总线中，简单的时钟同步电路就可以满足要求，降低了系统的成本和设计难度。
信号驱动器和接收器：长总线需要更强的信号驱动器来保证信号在传输过程中的强度，同时需要更灵敏的接收器来检测微弱的信号。这些都会增加系统的成本和功耗。而短总线对信号驱动器和接收器的要求相对较低。



其余与同步通信一致，只是多了一个等待电平（等待一个时钟周期）