24秒计时器

设计任务及方案论证

方案一：采用计数器（74LS192）作为核心部分。同时选择（74LS47）作为BCD码译码器来对7段数码显示管进行译码驱动，两个七段共阳数码显示管进行显示。采用计时器（NE555）制成的多谐振荡器，进行秒脉冲的输入。因为我们需要对其进行暂停、清零、报警和自动清零等控制，所以我们使用了三个开关来控制计数器的各功能的实现，从而实现各种功能。
方案二：秒信号产生电路由定时器（NE555）构成的多谐振荡器和（74LS90）构成的分频器构成，为计数电路提供计数秒脉冲。攻方24秒倒计时，当比赛准备开始时，屏幕上显示24秒字样，当比赛开始后，倒计时从24逐秒倒数到00。这一计时模块主要是利用双向计数器（74LS192）来实现；控制电路主要利用SR锁存器的锁存功能。当计数器计时到零时，警报电路给出发光提示和提示音。这部分电路主要通过一些门电路来实现。

设计原理

通过计数器（74LS192）进行24秒倒计时，经过译码器（74LS47）译码，在共阳数码管上显示出来。

方案描述

系统组成：该系统的控制电路由74LS192芯片和74LS47芯片组成组成，外围电路由NE555多谢振荡电路电路、独立按键、数码管、蜂鸣器组成，达到24秒计时器的要求。

硬件电路

进制计数器设计

电路设计：计数器选用集成电路（74LS192）进行设计较为简便，计数器（74LS192）是十进制可编程同步加/减法计数器，它采用8421码十进制编码，并具有直接清零、置数、加减计数功能。
电路原理：其预置数为N=（00100100）=(24)10。在CD端的输入时钟脉冲作用下，开始递减。只有当低位TCD端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全零，完成一个计数周期，然后手动置数PL=0，计数器完成置数，再次进入下一循环减计数。

数码显示电路设计

电路设计：根据设计的要求采用译码器（74LS47）来驱动共阳极数码显示管。（74LS47）芯片是一种常用的七段数码管驱动器，常用在各种数字电路和系统的显示系统中。
电路原理：（74LS47）输入信号为BCD码，输出端为a、b、c、d、e、f、g共7线，另有3条控制线。LT是输入端，当LT=0，BI=1时，不管其它输入是什么状态，a_{g七段全亮；BI是静态灭灯输入，当BI=0，不论其它输入状态如何，a}g均为0，显示管熄灭；RBI是动态灭零输入，当LT=1，RBI=0时，a~g均为各段熄灭；RBO是动态灭零输出，它与灭灯输入BI共用一个引出端。当在动态灭零时输出才为0。

NE555多谐振荡电路设计

电路原理：由定时器（NE555）和外接元件R1、R2、C1构成多谐振荡器，触发2脚与6脚直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C1充电，以及C1通过R2向放放电，使电路产生振荡。电容C在 和 之间充电和放电，从而在输出端得到一系列的矩形波。

原理图