夜半少年的博客

一、创建espshift+F2创建espice模型。二、创建差分对将差分信号添加到差分对，创建差分走线规则，三、等长测试差分对走线完后还要核对等长是否满足规则要求，按下f字母“delay tune”并右键选择单引脚走线模式，一边调走线一边看sphase等长测试状态

【Cadence Allegro】如何设计PCB封装库（PCB Footprint设计）一、[焊盘库制作]必要！！！首先，选择需要创建的焊盘类型（可能会创建焊盘主要有：通孔...其次，如果是通孔焊盘过孔，drill-栏需要设置钻孔尺...然后，design layer一栏设置begin层、internal内层与end层..最后，阻焊层焊盘尺寸加大0.15MM/6Mil，加大尺寸使阻...二、[封装库]首先，[封装库-Pin放置]使用现有的已制作好的焊盘库，根...然后、[封装库-图形绘制]

我们将Netlists网表导入到PCB板框，并把元器件大致放置到板框后，建议首先先将布线相关的一些光绘层给创建出来以便于我们后面布局布线。首先，菜单栏【Display】→【Color/Visibility...】，将所有层全部关闭显示（如下图）。一、创建PCB走线光绘层二、创建阻焊光绘层三、创建钢网（助焊）光绘层四、创建丝印光绘层五、创建装配层光绘层

【Cadence Allegro】如何取消布线？按下“Delete”按键后，在右边的Find栏里，我们先点击OFF进而关闭所有显示项目，然后只勾选“Clines”。PS: 如果不能全部删除，查看cline线的属性是否有被fix锁定了，unfixed解锁后再删除……点击刚刚的D0信号布线两下，就可以看到布线已经删掉了。另外，如要你要把取消所有布线，用鼠标把所有cline全部框选就行了。比如我们现在想要删除如下D0上的蓝色cline布线

电路设计与调试过程中，我们很多时候要用到0Ω电阻（如下图），那么0Ω电阻到底在这过程中充当了什么样的角色呢？#创作灵感#：脑海存留的如下几点疑惑需要解开。1、电路初次设计使用串接电阻为什么是2、单板调试时为什么有时候会用到3、0R电阻在什么情况下是0R电阻实质就是"跨接电阻器"（简称JUMPER，全称Thick Film Chip JUMPER Resistor），在实际应用中有了0R，硬件设计与调试就会很方便和高效。

电池很烫说明放电太快了(对应的放电电流很大)，化学能转变电能时会放热，正确使用过程较慢不会显得很热。②电池装的是否正确(比如电池通过红黑线连到pcb板，需要确认这个红黑线是否够粗)①需要查看设计的pcb电路与电池规格是否匹配，④可能充电电压确实太高,充电时电压大于4.3V。③电路上是否有连电等现象。

首先在菜单栏下，点击edit→ origin→set。最后在keep_out layer定义绘制一个边界。进入pcb designing界面。

Altium Designer 6.9原理图，芯片引脚闲置，出现波浪线警告提示解决方法，波浪线：DRC警告/错误的标识，芯片管脚闲置，即芯片的这些引脚没有与之电气连接的电路，属于闲置引脚①可以通过放置no design ruler check 去除DRC警告，标志来清楚...

【Altium designer】如何自定义BOM导出格式我们用Excel做一个xx.xlt的2003的模版文件，取文件名为：AltiumDesiger PCB BOM Template.xlt将AltiumDesiger PCB BOM Template.xlt文件存放在：AltiumDesiger 安装目录的Template文件夹内

​今天我画完原理图编译时，出现了太多的黄色（出现warning警告提示）Off grid pin警告，这个警告并不是原理图电气连接出问题了，而是元器件或器件PIN脚没有和栅格对齐造成的原因。再编译还是出现这个警告。最后经过不断翻阅网上经验和实践，才最终解决，本经验详细记录了解决该警告的有效方法。解决方案：以下是问题解决步骤...​

PCB测试点的一般要求_司端杨的博客-CSDN博客_pcb测试点 关键性元件需要在PCB上设计测试点。用于焊接表面组装元件的焊盘不允许兼作检测点，必须另外设计专用的测试焊盘，以保证焊点检测和生产调试的正常进行。用于测试的焊盘尽可能的安排于PCB的同一侧面上，即便于检测，又利于降低检测所花的费用。1.工艺设计要求 (1) 测试点距离PCB边缘需大于5mm；(2) 测试点不可被阻焊剂或文字油墨覆盖；(3) 测试点最好镀焊料或选用质地较软、易贯穿...https://blog.csdn.net/we...

怎么在orcad原理图中显示隐藏元器件的Value值

为何需要掌握隐藏/显示飞线操作？如何高效进行PCB布局设计？首先我们要理顺各个模块电路的布局思路，从而规划整板的布局布线。一般情况下都是通过查看整板各模块电路的飞线显示情况来大致确定我们的布局思路。因此我们先把网络连接的飞线（鼠线）暂时关闭。打开和隐藏一些飞线，比如整板的飞线，部分器件的飞线，某个元件管脚的飞线。布局完成后，也可以在布线时，打开部分飞线，这样看上去不会网络连接关系不会太乱，有利于布线的构思，优化与处理。Cadence怎么隐藏/...

PCB设计学习是一个要经过锤炼的过程，没有一定经验是无法做出PCB精品的。1、 主流的PCB设计软件有哪些？一是"Altium Design"，熟称AD；二是PADS；三是大名鼎鼎的"Cadence Allegro"；2、什么是3W原则？答：3W原则指的是线与线中心间距≥3倍线宽。鉴于PCB设计为了防止高速信号线之间的串扰，需要满足3W要求（线中心距不少于3倍线宽），3W原则下可保持70%的线间电场互不干扰。3、...

如果你的工作学习和硬件打交道，那么通过本博客掌握一点点Altium designer软件的使用技巧，一定能让画板子的时候快的飞起来。1、原理图画好导入PCB后，可开启 交叉探针模式（Cross Probe）高效进行元器件布局。 点击Tools->Cross Select Mode（快捷键Ctrl+Shift+X），这样直接在原理图里选中元件的时候，PCB里面同样也会同时选中。...

Altium designer原理图导到pcb中，出现一堆“Add pin to nets”错误？但Excute后又没问题？能够引起这个问题的原因有很多：①你把2个PCB或2个原理图文档同时放在一个工程下时，会引起这个问题。因为一个工程内包含2个以上原理图文件时很容易出现元件标号相同的冲突问题，于是就会报出你这种Error；②你的原理图元件的管脚定义与PCB footprint封装中的管脚定义不相匹配，也会出现这个错误。比如一个二极管，在你的原理图中的两个管脚...

AltiumDesigner给PCB库添加3D模型教程，希望对新手有所帮助。本视频亲测有效，全程免费。【3D模型库】下载网址：Free CAD Designs, Files & 3D Models | The GrabCAD Community Libraryhttps://grabcad.com/library【3D模型库】怎么使用该网站？假如我要下载STM32F103C8T6的3D模型，搜索链接↓：Free CAD Designs, Files &...

【PCB设计工具】在线 mil到mm单位转换、mm到mils换算网址链接：如何使用：millimeter [mm],...

Cadence Allegro PCB Editor设计要想操作猛如虎，自定义快捷键少不了，如何永久性地自定义属于自己的设计快捷键呢？解决方法第一步、在Cadence 安装目录\share\pcb\text下找到env文件并用记事本打开。​第二步、在记事本中空白处，加入你需要的快捷键，例如下面我常用的快捷键：第三步、保存env文件后，需要重启一下Cadence PCB Editor软件第一步、在Cadence 安装目录\share\pcb\text下找到env文件并用记事本打开。..

cadence原理图在运行DRC时报错，报错信息如下。[cadence-DRC]error: Possible pin type conflict GND/VCC Power Connected to Output解决方法:第一步、运行DRC找到并分析报错出处运行DRC，输出上面的ERROR后，绿色圆圈即为ERROR，点一下会显示报错信息。我们可以看到绿色报错圆圈页，点开管脚属性是接在管脚属性output上面（OUTPUT属性会产生上一页的...

一、共模电感的原理 从上图，我们可以看出：两个共模电感线圈La和Lb绕在同一铁芯上，匝数和相位都相同（绕制反向），这样，当电路中的正常电流流经共模电感时，电流在同相位绕制的电感线圈中会产生反向的磁场而相互抵消，此时信号电流主要受线圈电阻的影响；当有共模电流流经线圈时，由于共模电流的同向性，会在线圈内产生同向的磁场而增大线圈的感抗，使线圈表现为高阻抗，产生较强的阻尼效果，以此衰减共模电流，达到滤波的目的。事实上，将这个滤波电路一端接干扰源，另一端接被干扰设备，则L...

孔径优选系列如下： 孔径： 24mil 20mil 16mil 12mil 8mil 焊盘直径： 40mil 35mil 28mil 25mil 20mil 内层热焊盘尺寸： 50mil 45mil 40mil 35mil 30mil 板厚度与最小孔径的关系： 板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔径： 24mil 20mil 16mil 12mil 8mil ...

本周主要依据设计好的PCB布局进行最后的PCB布线设计，完成整个PCB工程。先对PCB设计规则进行设置，打孔快捷键是数字键盘上的*号键，PCB布线后覆铜设置。边框倒角怎么转变成圆角圆弧？布线常用快捷键

文章从封装的分配、网表的导入到PCB布局细细展开，熟悉一下Altium designer这个软件环境。软件环境： Altium designer 18.1.9。PcbLib根据元器件数据手册的相关尺寸参数（这里主要关注元件封装的焊盘间距尺寸参数）制作Footprint封装，双击封装库进行PCB Footprint分配，

项目内容学习了一下Altium designer这款PCB绘图工具，设计的一个有源蜂鸣器模块电路的原理图PCB设计，熟悉一下Altium designer这个软件环境。1、Altium designer软件介绍;2、新建PCB工程;3、Sch库和PCB库绘制;4、原理图设计、网表到PCB的转换;

1.如果当前处在美式键盘/微软拼音输入法情况下，pcb走线时，按shift+空格键即可切换；2.安装搜狗等输入法导致无法切换到美式键盘（英语）确保当前键盘输入法是 美式键盘 或 微软拼音输入法（不要用搜狗输入法，实测过不行），最后在我们pcb走线或线条绘制多边形时，操作快捷键【Shift + 空格】即可实现直角 / 45度 / 圆弧的迅速切换，如下图所示。

AD18跟以前的版本有很大不同，在使用Ctrl+M测量距离后尺寸信息无法消除，如图1所示。在使用Ctrl+M测量距离后执行 Shift + C 即可消除。

快捷键的实用性，极大提高了大家在设计工作中的效率。因此，博主我特意帮大家收集并整理很多关于Altium designer软件设计的常用快捷键，希望对各位PCB小友有所帮助。

按下图1指示，执行【Tool】菜单栏下【Via Stitching/Shielding】选项卡中的【Add Stitching to Net...】选项图1 “添加过孔阵列”选项点击【Add Stitching to Net...】选项后，会跳出一个窗口，让我们设置过孔阵列的参数信息，如下图2所示。图2 过孔阵列参数设置过孔阵列区域：勾选该选项框，即可绘制多边形区域； 过孔内径与焊盘直径：比如内径 【Hole Size】设为12mil，焊盘直径【Diameter】设为24mil； .

新版的AD18、AD19、AD20都没有【DXP】这个选项卡了【Preference】选项也找不到，但其实【Preference】这个选项被归并到【Tool】选项卡里面了...

问题目录1、如何修改已经画好的PCB板框大小呢？2、为什么GND要大面积覆铜？3、Allegro 内电层分割4、什么是钢网（Paste层）？5、Allegro中，如何给GND铺铜？6、Allegro 如何设置route keepin？7、Allegro 四层板如何覆铜？8、如何修改Find过滤出的对象的颜色？9、Allegro Out of date shapes问题的解决10、Allegro 板子布局布线完成后了，DRC report时出现Package to p.

1、添加顶层、底层、GND层、Power层BOTTOM层、2GND、3Power层自己添加2、添加阻焊层（Soldmask，含TOP、BOTTOM层）TOP层BOTTOM层3、添加钢网层（Paste，含TOP、BOTTOM层）TOP层BOTTOM层4、添加丝印层（Silkscreen，含TOP、BOTTOM层）PS：对于丝印层，不用勾选stackup...

1、打开已经导入好网表netlist的brd文件，开始PCB布局2、布局思路：快捷键1、旋转命令栏输入下面命令并回车funckey ' ' iangle 90 #按空格以90度旋转选中的物体funckey ~R iangle 45 #按ctrl+R以45度旋转选中的物体2、...

原因分析：破·解 未成功，其中，‘PoJie’未成功有可能是你安装和‘PoJie’过程没按步骤的来、也有可能你在LMTools软件没有指定正确的license.dat文件）解决方案：① 先看看LMTools软件没有指定正确的license.dat文件。在电脑开始菜单中的程序里找到Lm Tools,并运行，点Config Services项，Path to the license file项中，点Browes指向你当初生成的license.dat文件c:\cadence\License Ma.