qq_42676430的博客

原创 HDLBits问题记录：Counter 1-12-例化4bits counter

2、count4例化和顶层的关系。1、count4输入输出分析。

原创 HDLBits问题记录:Edgedetect边沿检测及非阻塞赋值理解

因此只需要考虑同一位置前后周期下是否前一个周期为0，下一个周期为1即可；1、为什么data_back存储的是上一个周期data_in的数据？本题只需要考虑上升沿检测，即0->1的变化；所有这些操作都是在时钟的上升沿发生的。只需通过逻辑表达式确认即可。左侧直到下一个时钟沿才更新。2、边沿检测的逻辑是什么？即本周期不可见更新值。相应位置的输出变为1。

原创 HDLBits问题记录：DFFs & Gates

在always块内部发生的是每次clk上升沿触发事件后，重复进行的操作，寄存器会重复创建，这是不希望发生的。z输出是一个组合逻辑输出，在任何时刻根据信号变化变化，而不是等到clk变化才触发变化。1、Verilog 中，寄存器应该在模块级别声明，而不是在过程块内部。在硬件逻辑中时序逻辑和组合逻辑应当分开。3、输出的性质未明确。1、always分块。

原创 数字设计流程及需求对应