（求赞，求收藏，求转发，呜呜呜，卑微）
1．主存随机存取。异或：相同为0不同为1。
2．完整的计算机包括硬件系统和软件系统。
3．世界第一台电子数字计算机 1946年 ENIAC
4．决定计算机运算精度的主要指标是计算机的字长。
5．计算机的输入输出接口是主存与外围设备的交接界面。
6．存储程序概念是冯诺依曼在研究EDVAC时首先提出的。
7．早期运算器以运算器为中心，近代计算机以存储器为中心。
8．计算机运算精度与机器字长相关，为解决精度和硬件成本矛盾，大多数计算机采用变字长运算。
9．MIPS只是评价计算机性能的一个指标，不能精确描述所有计算机系统的性能。
10．计算机的性能基本技术指标：基本字长，主存容量，运算速度，所配置的外设与性能指标，系统软件配置。
11．计算机的主要特点：能连续自动的工作，运算速度快，运算精度高，具有很强的存储能力和逻辑判断能力。
12．计算机主频高，其CPU处理速度不一定最快。主频只是衡量计算机速度的一个指标。
13．冯·诺依曼体系结构的基本特点采用了存储程序思想，将程序预先编好并存入存储器中，在需要时，自动连续地从存储器中依次取出指令并执行。
14．计算机软件和硬件在逻辑功能上等效。主要原因：软件功能可用固件实现，硬件功能可用软件模拟完成。但两者的性价比和难易程度不同
15．微程序存储于CPU中的CU中，通常采用ROM存储；微程序设计方法本质采用存储程序思想，将微指令以代码形式存储于ROM中，在需要时取出。
16．某二进制串若想让某两位取反其余不变，则与对应位数为1 的二进制串异或运算。
17．码距是一组编码中任意两个编码之间的最小距离。
18．数据校验位越多，码距越大，编码的检测和纠错能力越强。
19．码距为d，码距与校验码检错和纠错的能力的关系
d>=e+1 可验e个错
d>=2t+1 可纠正t个错
d>=e+t+1 且e>t 可检e个错并能纠正t个错。
20．奇校验和偶校验看整个码中是否1的个数为奇数或偶数。
21．海明码校验一般为偶校验，奇校验使得偶校验校验位变反变反。
22．CRC码 求余数 则仅需要到k位即可。
23．CRC码 K+1位多项式作为生成多项式的条件：
任何一位发生错误都应使余数不为0；
不同位发生错误应当使余数不同；
对余数作模2除法，应能使余数循环。
24．不设置浮点运算的计算机，能用于科学计算，就是死慢。
25．PC 位= MAR位数 = 存储器地址位数 = 存储器容量
存储字长 = MDR位数
指令字长 = IR位数
机器字长 = 通用寄存器组的位数 = 计算机进行一次整数运算所能处理的二进制数据的位数 (内部寄存器大小)
指令字长：一个指令中包含的二进制位数
存储字长：一个存储单元存储的二进制代码长度，小于或等于机器字长
时钟周期是最小的单位
都是字节的整数倍
指令字长一般为存储字长的整数倍 是几倍则访存几次读取指令
26．尾数绝对值小于1时进行左规。
27．-128的二进制补码是 1000 0000。(规定)
28．原反 0有2种形式，补移 0有1种形式。
29．要保证10位10进制整数，至少采34位二进制数。
30．在定点小数补码除法运算过程中，要求|被除数|<|除数|。
31．加快除法运算：阵列除法，迭代除法，跳0跳1除法。
32．加快乘法运算：阵列乘法，先行进位加法。
33．对于负补码小数而言，数值位大则大，数值位小则小。原码相反。
34．计算机中内存以补码表示，位扩展，首位为1，则运算时需前方补1。
35．补码加减运算中，符号位与数据按同样规则参加运算，符号位产生的进位自动丢失。
36．大端存储与小端存储。大端即正常：数据高位存于地址低位；小端即反常：数据低位存储地址低位。
37．定点计算器中，无论双符号位还是单符号位，必须有溢出判断电路，通常由异或门实现。
38．规格化数，原码：0.1与1.1 即首位是1；补码0.1与1.0即符号位与数值位相异
39．浮点数运算，小阶向大阶对齐。
40．浮点数运算中，移码的好处是能直观的表示阶码大小。
41．浮点数加减，尾数溢出则进行左规或右规；只有阶码溢出时，才需要置溢出标志转去相应处理。
42．浮点数加减运算的溢出一般是上溢，浮点数是否溢出由阶码是否大于浮点数所能表示的最大阶决定
43．浮点数运算器由阶码部件和尾数部件实现。阶码部件实现加减运算，尾数部件实现加减乘除运算。
44．浮点数的范围和精度分别取决于阶码和尾数；阶码某种程度上而言也可以反映精度。
45．浮点数乘除运算步骤，阶码运算，溢出判断，尾数乘除运算，结果规格化处理，舍入处理。
46．溢出可能情况，符号相同两数相加或异号相减。溢出判断方法，单符号位2种，双符号位1种。
47．运算器的核心是ALU，进行运算器的算数运算和逻辑运算。运算器中通常采用并行加法器。
48．主存由DRAM组成，虚存由硬盘构成。
49．读取速度：寄存器>Cache>内存>硬盘。
50．内存地址范围为 容量/字长(若按字长编址)
51．DRAM靠电容维持信息，SRAM靠触发器。
52．SRAM和DRAM相比，SRAM集成度低，价格高，速度快。
53．DRAM刷新方式有4种；异步，集中，分散，透明；其中分散刷新，刷新周期与存取周期相同。
54．RAM芯片引脚需要考虑的位数，地址线，数据线，电源，接地引脚，读写，片选(行选通，列选通)。
55．Cache，主存，外存的3级存储结构是为了平衡价格，速度，容量的矛盾。
56．Cache的功能全部由硬件实现，对用户完全透明；虚拟存储的实现软硬件皆有，对一般用户透明，对系统程序员不透明。
57．Cache
1.写回法：CPU写Cache块时，不同时更新该Cache在主存中的内容，在该Cache换出时候再将内容写回主存。
2.全写法：CPU写Cache时，同时更新该Cache在主存中内容，写Cache时写主存。
58．Cache用于解决CPU和主存速度匹配问题；I/O缓冲buffer用于解决I/O与CPU速度不配。
59．当连续访问的n个地址是针对n体交叉编址存储器的n个不同的存储体时，该n体交叉编址存储器的存取带宽是单体存储器存取带宽的n倍。
60．平均读取一个磁盘的时间为磁头转一周时间/扇区数。
61．与硬盘转速无关的硬盘性能指标：磁头平均定位时间
62．衡量非格式化硬盘的一个磁表面存储器容量的两个指标是道密度和位密度。
63．磁盘 位密度 指一条磁道上的bit位数密度；每磁道的bit位数相同。道密度指直径方向，道数与磁盘半径的比值。
64．磁盘平均存取时间为 = 平均等待时间+平均存取时间+启动时延(一般不考虑)+传送一个扇区数据需要的时间。
65．程序控制指令作用是改变执行的顺序。
66．计算机系统中，硬件能直接识别的指令是机器指令。
67．同步控制是统一时序信号控制的方式。
68．R-R型指令速度最快，其次R-S，再次S-S。
69．在指令执行过程中，IR中的内容可以被修改。
70．n位操作码有2n种状态，能表示2n条指令
71．输入输出指令是CPU和I/O设备之间的数据传送。
72．CPU区分指令与数据的依据是指令执行的不同周期。
73．操作码扩展技术，每段最少留1个状态给下一种指令。
74．计算机执行一个指令，一般分为取指令，分析指令，执行指令。
75．取指周期从内存读出的信息流称为指令，它是内存流向CPU的。
76．存储周期：存储器进行连续读/写操作所允许的最短时间间隔
77．指令周期：一条指令从取指令、分析指令到执行完成该指令所需的全部时间
78．指令是计算机与程序员沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。
79．指令系统中，采用不同寻址方式的目的是缩短指令长度，扩大寻址空间，提高编程灵活性。
80．程序控制类指令通常包括：转移指令，循环控制指令，子程序调用指令与返回指令，中断指令。
81．单地址指令其中一个采用隐含寻址方式；零地址指令采用堆栈寻址方式。
82．间址寻址：取的操作数都在主存中
83．相对寻址的转移指令占2个字节，若计算机取一个字节PC加1一次，则取出全部时候PC+2。（计算转移偏移量常见）
84．堆栈寻址中，进栈先动指针，再动压入数据。出栈相反。
85．为了更好实现计算机的多级子程序嵌套调用，需要堆栈支持。
86．转移指令取指后PC + 2 或 1 根据字长决定。若给PC则无需+1。
87．(用户)变址寻址适合数组，循环程序；（OS）基址寻址适合多道程序设计；相对寻址可以实现程序浮动。
88．寄存器间址寻址：指令中地址码部分所指定的寄存器中内容是操作数的有效地址的寻址方式称为寄存器间址寻址。
89．寄存器寻址：操作数在寄存器中。
90．MOVE指令完成寄存器与寄存器或寄存器与CPU之间数据传送。
91．执行转移指令时，通常是根据PSW的内容来判断是否实现转移。
92．转子指令和转移指令区别：
转子指令与转移指令的执行结果都是实现程序的转移，但两者的区别在于:
转移指令的功能是转移到指令给出的转移地址处去执行指令，一般用于同一程序内的转移，转移后不需要返回原处，因此不需要保存返回地址。
转子指令的功能是转去执行一段子程序，实现的是不同程序之间的转移。因为子程序执行完后必须返回主程序,所以转子指令必须以某种方式保存返回地址，以便返回时能正确返回到主程序原来的位置。
93．微指令取出后存入CMDR中。
94．程序状态寄存器PSR,程序状态字PSW。
95．构成控制信号序列的最小单位是微命令。
96．一条机器指令对应一个微程序，一个微程序由多个微指令构成。
97．控制器的主要功能包括控制指令的正确执行，控制程序和数据的输入以及结果的输出，异常和特殊请求的处理法。
98．字段直接编码中，相容微指令不能放于同一字段，互斥微指令可以放于同一字段。
99．采用微程序控制方式时，微指令中的微地址指的是微操作数的地址。
100．采用微程序控制方式时，微指令中下地址部分给出的微地址信息是用于指示后继微指令的地址。
101．为了确定下一条微指令的地址而采用的断定方式的基本思想：通过微指令中由设计者指定的判别字段控制产生后继微指令。
102．产生后继微指令地址的方法有：指令译码产生，下地址，增量计数法，网络测试，多路转移方式，微中断。
103．组合逻辑控制器与微程序控制器的组成差别
组合逻辑控制器采用组合逻辑技术实现，其微操作信号发生器是由门电路组成的复杂树形网络构成的。
微程序控制器采用存储逻辑实现，将微操作控制信号以编码字(即微指令)的形式存放在
控制存储器中。执行指令时，通过依次读取一条条微指令，产生一组操作控制信号，控制有关功能部件完成一组微操作。
微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整，调试、维修
以及更改、扩充指令方便的优点，易于实现自动化设计。但是，由于它增加了一级控制存储器，所以指令的执行速度比组合逻辑控制器慢。
104．流水线技术不能缩短计算机指令执行时间。
105．线性流水线：从输入到输出每个功能段只能经过一次，不存在反馈回路
动态流水线：同一时间段内，不同部分功能段进行不同运算。
静态流水线：同一时间只能以一种方式工作的流水线。
106．静态流水线可单功能可多功能，动态流水线必须是多功能流水线。
107．计算流水线操作时，第一条指令不会被加速，后n-1条指令，需要时间为一二两条指令的差值。(画图即可)
108．流水线冲突：
结构相关(资源冲突)：争用资源。
数据相关(数据冲突)：需要的数据有变动或未产生。RAW WAW(局部相关)
控制相关(控制冲突)：遇到转移指令。(全局相关)
109．总线是一组可为过个功能部件共享的宏观信息传送线路。
110．总线上的从设备是总线操作的对象。
111．总线带宽 = 总线工作频率*(总线宽度/8)B/s
112．能直接产生总线请求的总线部件为具有总线主设备接口电路的外设。
113．地址总线，数据总线，控制总线通过总线信息所传送的内容划分。
114．总线忙信号由获得总线控制权的设备发出而非总线控制部件。
115．使用总线结构的主要优点是便于实现模块化，减少了信息传输线的数目。
116．PCI是一组总线。采用猝发式传送，有主从设备且是与处理器无关的外围设备。
117．USB3.0总线传输速度快，采用全双工的异步数据传输。
118．挂载在总线上的部件可以分时向总线发送数据，且多个部件可同时从总线接收数据。
119．总线仲裁。
集中式仲裁：链式仲裁，计数器定时查询，独立请求；
分布式仲裁
120．主机与外围设备的连接方式大概可分为：总线方式，通道方式和I/O处理机(IOP)。
121．按发光原理划分，CRT显示器属于发光器件，液晶显示属于光调制显示
122．键盘是输入设备，引起外部中断,按照各个键的作用可分为控制功能与字符。
123．识别键盘阵列中按键的行列位置的方法中可能采用：硬件扫描，软件按行扫描，软件行列扫描；不用隔行扫描
124．程序查询方式主机和设备串行工作，通道方式主机与设备并行工作，中断方式主程序与外围设备并行运行。
125．中断响应优先级由硬件决定，不便于改动。
中断处理优先级是CPU实际响应中断请求的优先级，可以通过中断屏蔽字改变优先级。若不采用屏蔽技术则响应的优先次序就是处理的优先次序。
126．向量中断有多个中断处理程序入口，非向量中断仅有一个中断处理程序入口。
127．中断向量表是存放用户调用子程序的地址表。
128．产生中断请求信号的条件是：设备就绪或完成一次I/O任务。
129．不可屏蔽的中断必须响应，被屏蔽的中断无需响应。
130．中断向量地址是中断服务例行程序入口地址的地址。
131．中断无法预测，只有发出中断请求后才进入中断程序。
132．为了方便实现多级中断，保存现场信息最有效的方式通常采用通用寄存器。
133．CPU响应中断后，在中断响应周期内需要完成的工作
①设置屏蔽宇，封锁同级中断与低级中断:.
②保存中断现场;
③开中断，以便在本次中断处理过程中能够响应更高级的中断请求;
④执行服务程序主体;
⑤关中断，以便在恢复现场过程中不允许响应新的中断。
⑥恢复中断现场
⑦清屏蔽字，开放同级中断和低级中断;
⑧开中断，以便响应新的中断请求;
134．中断隐指令功能(中断响应周期)：关中断，保存断点，引出中断服务程序。导出中断向量地址的入口地址。
135．DMA是在主存与外设之间建立的直接数据通路。
136．DMA无法替代中断原因：仅能处理简单数据传送。
137．DMA方式传输数据的设备优先级高于非DMA方式的设备。
138．周期挪用方式冲用于直接存储器存取方式的输入输出。
139．DMA方式进行数据传送时，每传送一个数据就要占用一个总线周期时间。
140．DMA与CPU共享总线时，DMA工作方式有：周期挪用，CPU暂停，交替访问。无CPU中断。
141．DMA方式：预处理，数据传输，后处理。只有在数据传输完成后，才需要发出中断信号。
142．CPU发出DMA请求时，CPU将在当前总线周期，访存周期，机器周期结束时予以响应。DMA和CPU不可同时使用总线工作。
143．程序中断是以CPU为中心，软硬结合，以软件为主的方式，控制设备与主机的数据传送。
DMA是以主存(总线)为周期，采用硬件手段，控制设备与主存之间进行数据传送。
144．通道是简化版的CPU，适合快速和慢速数据传输。
145．通道工作过程可分为
CPU进入广义指令进入管理程序组织的一个通道程序，并启动通道
设备选择，进行信息传送
传送结束
146．字节多路通道：可同时多个外设并行传输数据，适用于低速外设，可同时工作。
147．选择通道(高速通道)：可连接多个设备，但这些设备无法同时工作。
148．数据多路通道：可以多个设备同时工作，但同时只能有一个传输。是对选择通道的改进，在某个设备需要控制性操作的同时给其他设备进行服务。
394
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
