数字系统设计与Verilog HDL复习笔记1

第一章 EDA技术概述

数字器件经历了从SSI,MSI,LSI到VLSI，直到现在的SoC(System on Ship，芯片系统)。
SSI:小规模集成电路
MSI:中规模集成电路
LSI:大规模集成电路
VLSI:超大规模集成电路

PAL:可编程逻辑阵列
GAL:通用阵列逻辑
PCB:印制电路板
FPGA:现场可编程门阵列
CPLD：复杂可编程逻辑器件

CAD:电脑辅助设计
CAE:电脑辅助工程
EDA:电子设计自动化
RTL:寄存器传输级

HDL:硬件描述语言
ASIC:专用集成电路

SoPC:可编程芯片系统
DSP:数字信号处理

1.1 Top-down设计
Top-down设计，即自顶向下的设计。在顶层进行功能方框图的划分和结构设计，避免设计工作的浪费，减小工作量，提高一次成功率。
在设计过程中，需要进行多次仿真和验证，不断修改设计。
1.2 Botton-up设计
Botton-up设计，即自底向上的设计。调用基本单元，逐级向上组合，直到设计出满足需求的系统，效率低，易出错。

1.3 IP核分为硬核、固核和软核。
IP核：用于ASIC或FPGA中的预先设计号的电路功能模块。
软核：用于 Verilog HDL等硬件描述语言描述的功能模块，但是并不涉及用什么具体电路元件实现这些功能。
硬核：提供设计阶段最终产品。
固核：完成了综合的功能块。

1.4 数字设计流程
设计输入->综合->布局布线->仿真->编程配置
综合：将较高级抽象层次的设计描述自动转换成较低层次描述的过程。
硬件综合器和软件编译器的本质区别：硬件描述语言编写的程序代码生成电路网表结构；而软件编译器生成CPU指令/数据代码流。
1.5 布局布线：又称为适配
1.6 编程配置
通常将对基于EEPROM工艺的非易失结构CPLD器件下的下载称为编程，而将基于SRAM工艺结构的FPGA器件的下载称为配置。
1.7常用的EDA工具软件
1）集成的FPGA/CPLD开发工具
Intel（Altera）:Max+Plus II,Quartus II, Quartus prime;
Xilinx:ISE,Vivado;
Lattice:ispLEVER，Classic,Diamond。
2）逻辑综合器
Synopsys:FPGA Express、FPGA Compiler 和FPGA Compiler II;
Synplicity:Synpify Pro/Synoplify;
Mentor:Leonardo Spectrum。
……（仿真工具、综合工具）

第二章 FPGA/CPLD器件

2.1PLD器件概述
2.1.1PLD器件分类
1）按集成度分类
简单PLD(SPLD)<—750—>高密度PLD(HDPLD)
简单的可编程逻辑器件（SPLD）

SPLD包括PROM,PLA,PAL,和GAL；
PROM:可编程只读存储器
PLA：可编程逻辑阵列
PAL：可编程阵列逻辑
GAL：通用可编程阵列逻辑

高密度可编程逻辑器件