- 博客(2)
- 收藏
- 关注
RSS订阅原创 modelsim独立仿真vivado工程
由于现有笔记本带不动vivado自带的仿真工具，所以只能退而求其次，尝试用modelsim来仿真vivado工程。碰到这种软件问题，期间心酸，懂者自懂。故在此分享经验，以防不时之需，毕竟好记性不如烂笔头。由于笔者入坑FPGA才四月有余，对各方各面的理解不是很透彻，部分知识点也是一知半解不敢肯定，所以也欢迎大家批评指正、共同进步。1、首先需要用modelsim编译xilinx库。该步骤在vivado中进行。笔者vivado版本是2019.1，modelsim版本是10.7。需注意的是，modelsim与v
2021-12-17 21:32:07
3658
原创 ad9851输出波形不理想
前排提示该文适合对9851已经有所了解的朋友阅读，还没来得及了解的朋友可以先去看看datasheet、写写程序上上板子。序10月份配置ad9851产生时钟信号，可是输出引脚的波形并不理想，像是被啃了一样，到处缺一块，如图1所示。按照师傅的建议，重新回到datasheet查找原因。正文大致原因涉及到了频谱、信号混叠和refclk的选取，具体在图2频谱图这一块。由于时间紧迫并没有深入研究，所以现在还是一知半解，最后还是直接应用了datasheet上的一些结论性东西。首先需要明确参考时钟和系统时钟
2021-11-24 09:18:32
1060
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人