- 博客(2)
- 收藏
- 关注
RSS订阅原创 1. VCS仿真原理——当我们谈论simv时，我们在谈论什么
VCSVCS简述VCS是什么（What）为什么用VCS（Why）怎么用VCS仿真（How）关于可执行文件simvVCS简述VCS是什么（What）VCS是Synopsys家的一款Verilog仿真工具。据官网描述，世界排名前20的半导体公司大部分都使用VCS。VCS is a compiled code simulator. It enables you to analyze,compile, and simulate Verilog, SystemVerilog, OpenVera andS
2021-01-30 18:40:38
7470
3
原创 关于异步复位同步释放
文章目录同步复位verilog实现电路实现异步复位verilog实现电路实现优缺点对比异步复位同步释放verilog实现时序图同步复位描述：只有clk有效沿到来时，才会对输出信号进行复位。verilog实现同步复位的verilog实现如下：always @(posedge clk) begin if(!rstn) begin out<=0; end else begin out<=in; endend 电路实现暂
2021-01-24 20:57:51
183
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人