计算机组成原理(个人总结)

计算机结构:

五大部件:运算器,存储器,控制器,输入设备,输出设备。

可以简化为:
    CPU(中央处理器):运算器与控制器;
    I/O设备:输入设备与输出设备;
    主存储器

现代计算机组成

CPU、I/O设备与主存储器,其中CPU与主存储器合起来可以称为主机,I/O设备又可以称为外部设备。
主存储器:简称主存,按存储单元的地址号来实现对存储字各位的存(写入)、取(读出)。这种存取方式称为按地址存取方式。

一个字节(Byte)被定义为一个由8位(bit)二进制代码组成。

计算机硬件的主要技术指标

机器字长,存储容量,运算速度

  • 机器字长:CPU一次能处理的位数,通常与数CPU的寄存器位数有关。字长越长,数的表示范围越大,精度也越高。
  • 存储容量:~ = 存储单元个数*存储字长,现代计算机用字节数来描述容量的大小,一个字节被定义为8位二进制代码,故用字节数便能反映主存容量。
  • 运算速度:吉普森法即综合考虑每条指令的执行时间以及他们在全部操作中所占的百分比。

系统总线

总线实际上是由许多传输线或通路组成,每条线可一位一位地传输二进制代码,一串二进制代码可以在一段时间内逐一传输完成。

总线分类

  • 片内总线
  • 系统总线
    1. 数据总线:用来传输各功能部件之间的数据信息,它是双向传输总线,其位数与机器字长,存储字长有关,一般为8位、16位或32位。
    2. 地址总线:主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
    3. 控制总线:如何使各部件能在不同时刻占有总线使用权,需依靠控制总线来完成,因此控制总线是用来发出各种控制信号的传输线。
  • 通信总线:作用在计算器系统之间或者计算机系统与其他系统。

总线标准

其中#表示在下不太关心的内容,但我觉得应该补充完整,欢迎批评指正与相互交流。

  • ISA总线

  • EISA总线

  • VESA(VL-BUS)总线

  • PCI总线:PCI总线已成为现代计算机中最常用的总线之一,主要特点有

    1. 高性能:是一种不依附于某个具体处理器的局部总线。
    2. 良好的兼容性:部件与插件接口相对于处理器是独立的。
    3. 支持即插即用: 任何扩展卡插入系统便可工作。
    4. 支持多主设备能力:主设备即对总线有控制权的设备,因此PCI允许任何主设备和从设备之间实现点到点对等存取,提现了接纳设备的高度灵活性。
    5. 具有与处理器和存储器子系统完全并行操作的能力:即可视为CPU与外设之间的一个中间层,通过PCI桥路(PCI控制器)与CPU相连,且PCI桥路有多级缓冲,可把一批数据快速写入缓冲器中(简而言之就是提供buffer存储数据,ubuntu可以修改buffer大小),从而实现与处理器/存储器子系统的安全并发工作。
    6. #提供数据与地址奇偶校验功能,保证了数据的完整与准确。
    7. #支持两种电压标准:5V与3.3V,其中3.3V的PCI总线可用于便携式微型计算机中(arm?)。
    8. #可扩充性好
    9. 软件兼容性好:即完全兼容现有的驱动程序与应用程序。设备驱动程序可被移植到各类平台上。
    10. #采用多路复用的技术,减少了总线引脚个数。
  • #AGP总线:主要处理三维数据,此时常用的PCI成为传输瓶颈,为显卡专用的局部总线,采用点对点通道的方式,以66.7MHz的频率直接与主存联系,以主存作为帧缓冲器,此外还定义了“双激励”的传输技术,可以在一个时钟的上下沿双向传递数据,AGP实现的传输频率为66.7MHz*2,此后又推出了多个版本,数据传输速率高达2.1GBps。

  • RS-232C总线

    1. 计算机远程通信通过载波电话实现,不具有很宽的频带(类似于计算机之间的数字信号通信要求需要有很宽的频带),所以不能直接经过传输线传输数字信号,要经过调制器先将数字信号变成模拟信号,同样接收端也有一个同样的操作将接收的模拟信号解包成数字信号。
  • USB总线:通用串行总线

    1. 真正的即插即用(插U盘)。
    2. 具有很强的连接能力(不多赘述)。
    3. 数据传输率:普通的无屏蔽双绞线->1.5Mbps,带屏蔽的双绞线->12Mbps, USB 2.0可达480Mbps。
    4. 标准统一。
    5. 连接电缆轻巧,电源体积缩小。
    6. 生命力强。

总线结构:即单总线结构与双总线结构

  • 单总线结构是将CPU、主存、I/O设备(通过I/O接口)都挂在一组总线上,允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。串行共享主线容易造成计算机的性能瓶颈(我的理解是不易并行运算造成计算机效率很低)。

明显不是很通用(maybe)

  • 多总线结构
    • 双总线结构:将速度较低的I/O设备从单总线上分离出来,形成主存总线与I/O总线分开的结构,CPU将一部分功能下放给通道,使其对I/O设备有统一管理的功能,以完成外部设备与主存储器之间的数据传送,其系统的吞吐能力可以相当大。

包含主存总线与I/O总线。

  • 三总线结构:
    • 主存总线:用于CPU与主存之间的传输
    • I/O总线:供CPU与各类I/O设备之间传递信息;
    • DMA总线用于高速I/O设备(磁盘,磁带等)与主存之间直接交换信息。
    • 在三总线结构中,在任一时刻只能使用一种总线。主存总线与DMA总线不能同时对主存进行存取,I/O总线只有在CPU执行I/O指令时才能用到。
倾情奉献,完全可以照抄。实验一 运算器实验实验二 移位运算实验实验三 存储器读写和总线控制实验附加实验 总线控制实验实验五 微程序设计实验 一、实验目的: 1. 掌握运算器的组成及工作原理; 2. 了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程; 3. 验证带进位控制的74LS181的功能。 二、预习要求: 1. 复习本次实验所用的各种数字集成电路的性能及工作原理; 2. 预习实验步骤,了解实验中要求的注意之处。 三、实验设备: EL-JY-II型计算机组成原理实验系统一套,排线若干。 ... ... ... 八、行为结果及分析: 实验数据记录如下表: DR1 DR2 S3S2S1S0 M=0(算术运算) M=1 Cn=1无进位 Cn=0有进位 (逻辑运算) 理论值 实验值 理论值 实验值 理论值 实验值 04H 06H 0 0 0 0 F=(04) F=(04) F=(05) F=(05) F=(05) F=(05) 04H 06H 0 0 0 1 F=(0A) F=(0A) F=(0B) F=(0B) F=(FC) F=(FC) 04H 06H 0 0 1 0 F=(FD) F=(FD) F=(FE) F=(FE) F=(00) F=(00) 04H 06H 0 0 1 1 F=(FF) F=(FF) F=(00) F=(00) F=(FD) F=(FD) 04H 06H 0 1 0 0 F=(04) F=(04) F=(05) F=(05) F=(F9) F=(F9) 04H 06H 0 1 0 1 F=(0A) F=(0A) F=(0B) F=(0B) F=(F9) F=(F9) 04H 06H 0 1 1 0 F=(FD) F=(FD) F=(FE) F=(FE) F=(FD) F=(FD) 04H 06H 0 1 1 1 F=(FF) F=(FF) F=(00) F=(00) F=(00) F=(00) 经过比较可知实验值与理论值完全一致。 此次实验的线路图的连接不是很难,关键是要搞清楚运算器的原理,不能只是盲目的去连线。在线路连接完成后,就按照要求置数,然后查看结果,与理论值比较。如果没有错误就说明前面的实验中没有出现问题;否则,就要重新对照原理图检查实验,找出错误,重新验证读数。 九、设计心得、体会: 这次课程设计我获益良多,平时我们能见到的都是计算机的外部结构,在计算机组成原理的学习中,逐步对计算机的内部结构有了一些了解,但始终都停留在理论阶段。而在本次实验,让我们自己设计8位运算器并验证验证运算器功能发生器(74LS181)的组合功能,让我对运算器的内部结构有了更深的了解,并且对计算机组成原理也有了更深层次的理解,同时这次课程设计还锻炼了我的实验动手能力,也培养了我的认真负责的科学态度。 这次课程设计要求连线仔细认真,不能有半点错误,在刚做这个实验的时候,我就由于粗心没有正确的设置手动开关SW-B和ALU-B,导致存入的数据不正确。 我在连线过程中也自己总结出了避免出错的方法,就是在接线图上将已经连接好的部分作上记号,连接完后再检查一遍各个分区的条数是否和实验接线图上的一样,如果一样就可以进行下面的实验步骤,就算出错了,改起来也容易多了。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值