![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
RISC-V
文章平均质量分 95
佳大先生
这个作者很懒,什么都没留下…
展开
-
【RISC-V】Trap和Exception
RISC-V之Trap与Exception原创 2022-07-27 09:50:23 · 3192 阅读 · 0 评论 -
【RISC-V】外部中断
分为中断与异常,这里主要记录RISC-V指令集的中断。mstatus寄存器的MIE标志位是全局中断开关位,相当于一级中断标志。用于设置M/S/U模式下对应的External/Timer/Software中断。(M/S/U下方特权模式说到)在RISCV下,将中断(interrupt)又细分为三种类型:定时中断(timer)、核间中断(soft)、中断控制器中断(external)。定时中断可以用于产生系统的tick,核间中断用于不同cpu核之间通信,中断控制器则负责所有外设中断。这个设计和arm下有点不一样原创 2022-07-03 00:09:13 · 3762 阅读 · 0 评论