文章目录
3.1-3.2
主存简单模型和寻址概念
主存
主存构成:
- 存储体
- 地址寄存器(MAR)
- 数据寄存器(MDR)
主存外部接口:
- 地址线:n位地址(对应MAR位数)——>2n 个储存单元(存储体的行数)
- 数据线:数据线的根数对应MDR的长度,(存储体的列数)
- 片选线:开关的作用(高电平有效,低电平有效)
- 读写控制线
主存的描述:
- 总容量 = 存储单元个数 X 存储字长
- 常见的描述:8K X 8位,即 213 X 8 bit
寻址
一个储存体 1 kb
- 按字节寻址:1K个单元,每个单元 1 B
- 按字寻址::256个单元,每个单元 4 B
- 按半字寻址:512个单元,每个单元 2B
- 按双字寻址:128个单元,每个单元 8B
- 多字节存放:大端方式和小端方式
3.3
主存与CPU的连接
位扩展:
字扩展:
-
线选法:用 n 条线,每一条线控制一块主存。
-
译码片选法:
例题
3.4
双口RAM和多模块储存器
存取周期: 存取时间+恢复时间。
所以存取周期会比存取时间长。
双端口的RAM: 两个端口对同一组主存操作。
- 普通的存储器:每行一个存储单元。
- 单体多字存储器: 每个储存单元储存 m 个字,总线宽度也为 m 个字,一行并行读取 m 个字。(指令和数据在主存内必须是连续存放的)
- 多体并行储存器: 每个模块都有相同的容量和存取速度,每个模块都有独立的读写控制电路,他们既能并行工作,又能交叉工作。
3.5
局部性原理与性能分析
- 空间局部性: 在最近的未来要使用的信息(指令和数据)很可能与现在正在使用的信息在储存空间上是邻近的
- 时间局部性: 在最近的未来要用到的信息,很可能是现在正在使用的信息。
引入了Cache(高速缓存)
Cache(高速缓冲)-地址映射
分三种映射:
- 全相联:主存字块标记 | 字块内地址
- 直接映射:主存字块标记 | Cache字块地址 | 字块内地址
- 组相联:主存字块标记 | 组地址 | 字块内地址
Cache(高速缓冲)-替换算法与写策略
3.6
虚拟存储器
定义:
- 页式虚拟存储器:
- 段式虚拟存储器:
- 段页式虚拟存储器:
- 把程序按逻辑结构分段,每段再划分为固定大小的页
- 主存空间页划分为大小相等的页
- 每个程序对主存的调入调出仍以页为 基本传送单位
- 每个程序对应一个段表,每段对应一个页表
- 虚拟地址:段号+段内页号+页内地址
慢表(Page):
页表、段表存放在主存中,收到虚拟地址后要先访问主存,查询页表、段表,进行虚实地址转换。放在主存中的页表称为慢表(Page)
块表(TLB):
提高变换速度—> 用高速缓冲储存器存放常用的页表项—>块表(TLB)
虚拟地址访问过程:
3.7
半导体存储器RAM
特点: 以电信号的形式存储0/1,断电就丢失信息,易失性存储器。
- SRAM: (静态随机存储器)----常用来做Cache
- 储存信息:触发器(双稳态)
- 非破坏性读出(读:查看触发器状态,写:改变触发器状态)
- 不需要刷新
- 行列地址同时送,地址长度不同
- 运行速度块
- 集成度低(六个逻辑元件组成一个触发器)
- 结构复杂,所以发热高
- 成本高
- DRAM:(动态随机存储器)----常用来做主存 SDRAM:同步动态随机存储器、
- 储存信息:电容(充放电)
- 破坏性读出(读:连接电容检测电流变化,写:给电容充放电)读完要充电
- 需要刷新
- 行列地址长度相同分两次送,地址线可以复用
- 运行速度满
- 集成度高(1-3个逻辑元件)
- 结构简单,所以发热比较低
- 成本低
DRAM的刷新:
- 由于是电容构成,在每2ms后电荷信号不会被检测,所以要刷新
- 每次刷新是以行为单位
- 采用行列地址可以减少选通线的数量。
SRAM的读写周期:
读写时间划分类似,都有一段恢复时间,这个时间是消除电流传输过程中的差距的。
半导体存储器ROM(只读存储器)
主存是由:RAM和ROM共同构成的
ROM特点: 掉电后信息不会丢失,但是读写速度比较慢。
存储器基本概念
存储器的分类:
按照材料分类:
- 磁表面储存器:磁盘(定位到一个小区域,再顺序存取)、磁带(顺序存取)。
- 磁芯片存储器:
- 半导体存储器:RAM(易失性存储器)、ROM(存取时间与存储单元无关)
- 光存储器
存储器的性能指标:
- 存储容量:存储字数X字长(如 1 M X 8 位)
- 单位成本:每位价格 = 总成本/总容量
- 储存速度:数据传输率 = 数据的宽度/存储周期
存储器的层次化结构: