Intel Haswell/Broadwell架构/微架构/流水线 (4)-流水线执行引擎

最新推荐文章于 2024-01-28 09:20:20 发布
最新推荐文章于 2024-01-28 09:20:20 发布
阅读量900 收藏
点赞数
分类专栏： Intel微架构 CPU架构与优化 文章标签： Haswell Broadwell 微架构 体系结构 性能优化
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43401808/article/details/86359397
版权
本文详细介绍了Haswell微架构的发射口与执行单元，包括各执行单元的数量及代表指令，如ALU、SHFT、SIMD等。同时，探讨了微指令的调度与执行过程，以及不同类型数据间的转换延迟。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Execution Engine

下表列出了Haswell微架构的发射口以及对应的操作

Port 0

Port 1

Port2, 3

Port 4

Port 5

Port 6

Port 7

ALU,

Shift

ALU,

Fast LEA,

BM

Load,

STA

STA

ALU,

Fast LEA,

BM

ALU,

Shift,

JEU(Branch)

STA,

Simple_AGU

SIMD_Log,

SIMD misc,

SIMD_Shift

SIMD_ALU,

SIMD_Log

 

 

SIMD_ALU,

SIMD_Log

 

 

FMA/FP_Mul,

Divide

FMA/FP_Mul,

FP_add

 

 

Shuffle

 

 

2nd_JEU

Slow_int

 

 

FP mov,

AES

 

 

 

下表列出的Haswell微架构上的执行单元以及对应的代表指令。表中也列出了一些只存在于Broadwell微架构上的指令。

表：Haswell微架构上的执行单元和代表指令

执行单元

数量

代表指令

ALU

4

add, and, cmp, or, test, xor, movzx, movsx, mov, (v)movdqu, (v)movdqa

SHFT

2

sal, shl, rol, adc, sarx, (adcx, adox)[1]

Slow Int

1

mul, imul, bsr, rcl, shld, mulx, pdep

BM

2

andn, bextr, blsi, blsmsk, bzhi

SIMD Log

3

(v)pand, (v)por, (v)pxor, (v)movq, (v)blendp*, vpblendd

SIMD_Shft

1

(v)psl*, (v)psr*

SIMD ALU

2

(v)padd*, (v)psign, (v)pabs, (v)pavgb, (v)pcmpeq*, (v)pmax, (v)pcmpgt*

Shuffle

1

(v)shufp*, vperm*, (v)pack*, (v)unpck*, (v)pshuf*, (v)pslldq, (v)alignr, (v)pmovzx*, vbroadcast*, (v)pslldq, (v)pblendw

SIMD Misc

1

(v)pmul*, (v)pmadd*, STTNI, (v)pclmulqdq, (v)psadw, (v)pcmpgtq, vpsllvd, (v)blendv*, (v)pblendw

FP Add

1

(v)addp*, (v)cmpp*, (v)max*, (v)min*

FP Mov

1

(v)movap*, (v)movup*, (v)movsd/ss, (v)movd gpr, (v)andp*, (v)orp*

Divide

1

divp*, divs*, vdiv*, sqrt*, vsqrt*, rcp*, vrcp*, rsqrt*, idiv

注1：只存在于Broadwell微架构且支持CPUID ADX特性标志位的处理器上

预约站RS（即调度器scheduler）扩展到了60个条目深（前代Sandy Bridge微架构是54个条目）。如果微指令具备执行条件，每周期可以分发最多达8条微指令。RS通过发射口将微指令分发到某个特定的执行簇。执行簇由若干个执行栈构成，用来处理特定的数据类型或者数据粒度。注：主要参看上面的两张表：发射口，执行单元，代表指令。

当某个栈中的微指令需要的操作数来自于另一个栈中的某条微指令，有可能发生传输延迟。当在Intel SSE整型与Intel SSE浮点型之间发生类型转换时，也有可能产生转换延迟。在某些情况下，数据类型转换可以由添加到指令流里的一条微指令实现。下表描述执行结果（微指令执行后回写的结果数据）可以通过旁路传递给下一个周期要执行的指令。

表：生产者微指令与消费者微指令的旁路延迟(周期数)

From/To

INT

SSE-INT/AVX-INT

SSE-FP/

AVX-FP_Low

X87/

AVX-FP_High

INT

 
  • uop (port 5)
  • uop (port 6) + 1 cycle
  • uop (port 5)
  • uop (port 6) + 1 cycle

uop (port 5) + 3 cycle

SSE-INT/

AVX-INT

uop (port 1)

 

1 cycle

 

SSE-FP/

AVX-FP_LOW

uop (port 1)

1 cycle

 

uop (port 5) + 1 cycle

X87 /

AVX-FP_High

Uop (port 1) + 3 cycle

 

Uop (port 5) + 1 cycle

 

Load

 

1 cycle

1 cycle

2 cycle

 

Rancher - 使用流水线引擎分配作业； 构建信息结果失败
2301_79326930的博客
09-08 116
Rancher是一个开源的容器管理平台，能够帮助开发团队简化和自动化部署应用程序到容器集群中，同时支持使用流水线引擎来管理和执行构建任务。在Rancher中，流水线引擎的构建任务通常使用一种称为BuildInfo的数据结构来存储和传递构建过程中的相关信息。通过这种方式，我们可以在Rancher中使用流水线引擎来执行构建任务，并处理可能出现的构建信息结果失败的情况。下面是一个简单的示例，演示了如何在Rancher中使用流水线引擎执行构建任务，并处理可能出现的构建信息结果失败的情况。函数来执行具体的构建操作。
L1，L2，L3 Cache究竟在哪里？
最新发布
zdd56789的博客
12-09 113
L1，L2，L3 Cache究竟在哪里
Intel Haswell/Broadwell架构/微架构/流水线 (3)-流水线乱序引擎
一凡stkeke
01-12 849
The Out-of-Order Engine 乱序引擎的关键部件与重大增强概述如下： 重命名器（Renamer）：重命名器将微指令从微指令队列中移到调度器中，同时绑定对应的发射口与执行资源。Zero-idiom，one-idiom和zero-latency register MOV操作由重命名器来执行，这样可以节省调度器和执行核的资源，提升性能。 注：zero-idiom操作，将某个寄存器...
Intel Haswell/Broadwell架构/微架构/流水线 (1)-流水线概述
一凡stkeke
01-12 3888
Intel Haswell/Haswell-E/Broadwell Microarchitecture Intel Haswell微架构基于Sandy Bridge / Ivy Bridge微架构，继承了前代微架构的成功之处。下图是Haswell微架构的基本流水线功能框图。通常，在下述章节中介绍的内容也适用于Broadwell微架构。正对Broadwell微架构所做的增强在最后一节中概述。 ...
Intel Haswell/Broadwell架构/微架构/流水线 (5)-高速缓存&存储器子系统
一凡stkeke
01-12 1304
Cache and Memory Subsystem 高速缓存层级结构与前代微架构类似，每个处理器核包括一级指令缓存，一级数据缓存，一个混和式二级缓存，核外的三级混和式缓存容量与特定的产品配置有关。三级缓存由多个缓存分片构成，每个分片的容量随产品配置不同，各个分片通过互联环路连接。关于高速缓存的详细信息可以通过CPUID的叶4获得。三级缓存位于核外子系统中，由所有的处理器核共享使用。在某些产品配...
Intel Haswell/Broadwell架构/微架构/流水线 (6)-Unlamination微指令离解过程
一凡stkeke
01-13 555
Unlamination 某些微熔合后的指令不能作为单个微指令被分配（注：应该是在流水线allocate阶段），因此它们只能在微指令队列中分解为两条微指令。这个将“熔合的微指令分解为多条微指令”的过程被称为“离解过程”（unlamination）。 如果被熔合的指令源（fused instruction source，下面马上会讲解哪些是指令源以及提供示例）超过3个，即若大于等于4个，就会发生...
Intel Haswell/Broadwell架构/微架构/流水线 (8)-Broadwell微架构
一凡stkeke
01-13 978
The Broadwell Microarchitecture Intel Core™ M处理器基于Broadwell微架构。Broadwell微架构从Haswell演进而来同时还提供了多种增强。本节概述其增强特性： 浮点乘法指令执行时延从前代Haswell微架构的5个周期下降为3个周期。这也适用于AVX/SSE与FP指令集。 gather指令的吞吐量获得了巨大的提升。 PCLMULQDQ...
64-ia-32架构优化手册——目录
wuhui_gdnt的专栏
03-10 1670
第一章. 略 第二章. Intel(r) 64与IA-32处理器架构 2.1. SKYLATE微架构 2.1.1. 前端 2.1.2. 乱序执行引擎 2.1.3. 缓存与内存子系统 2.2. Haswell微架构 2.2.1. 前端 2.2.2. 乱序引...
The microarchitecture of intel AMD and VIA CPUs
04-21
最后，文中提及了对于英特尔Nehalem、Sandy Bridge和Ivy Bridge微架构以及Haswell、Broadwell和Skylake微架构的分支预测技术；对于英特尔Atom和Silvermont架构的分支预测；VIA Nano架构的分支预测；以及AMD K8和K10...
The microarchitecture of Intel and AMD CPUs
05-04
微架构（Microarchitecture），也称为计算机组织，指的是处理器的内部结构和工作方式，包括执行单元、缓存系统、流水线设计以及数据传输路径等。Intel和AMD作为全球领先的微处理器制造商，其微架构的设计直接关系到...
【扩展指令集应用】：AVX、SSE提升Intel CPU性能的实战指南
本文全面探讨了Intel CPU的扩展指令集，重点分析了AVX和SSE指令集的架构原理、编程模型、性能优化实践以及在多媒体处理、科学计算、游戏开发等领域的应用。文章首先概述了扩展指令集的发展历程和重要性，随后深入...
论简化三维流水线和逼近真实流水线快速构造引擎
痞子龙3D编程
04-19 4370
Loserwang保留版权，转载请注明出处：http://hi.baidu.com/loserwang电子邮件:dreamcasttop   at163.com《简化三维流水线和逼近真实流水线》目的：通过简化流水线可以在相当短的实践周期内逼近真实流水线。工具：VC7.1、DirextX、几何画板、MathType公式编辑器、科学计算器、3DS MAX 7.0、MilkShape 3D演示版
工程效能CI/CD之流水线引擎的建设实践总结
Henry的博客
09-03 492
流水线高效持续交付
Flink 实时计算引擎：构建大数据流水线
DevEnigma的博客
08-15 272
Apache Flink 是一个开源的流式处理引擎，可以处理无限数量的事件流。它以其高效、可靠和灵活的特性而广受欢迎。Flink 将流数据分割成连续的小批次，并以每个小批次的方式处理数据，从而实现低延迟、高吞吐量和容错性。Flink 提供了丰富的 API 和开发工具，简化了大数据流程的开发和管理。它支持基于事件时间和处理时间的数据处理，并提供了窗口操作、状态管理、容错机制等功能。此外，Flink 还与常用的数据存储系统和消息队列进行了整合，如 Kafka、Hadoop、Elasticsearch 等。
Intel Haswell/Broadwell架构/微架构/流水线 (7)-Haswell-E微架构
一凡stkeke
01-13 1439
The Haswell-E Microarchitecture 基于Haswell-E微架构的处理器使用于Haswell微架构相同的处理器核，但是提供了更加先进的核外子系统以及集成的I/O能力。基于Haswell-E微架构的处理器支持多路处理器系统。 Haswell-E微架构支持多种处理器架构和平台配置，面向于高性能与可扩展性。核外与集成I/O子系统提供了如下的能力： 在多路处理器配置中，支...
Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (2) - 流水线概述框图
一凡stkeke
01-07 719
Intel Sandy Bridge Microarchitecture Pipeline Overview 下面这张图来自于Intel的优化手册，是Sandy Bridge微架构的流水线功能框图。 下面这张图来自于https://www.realworldtech.com/sandy-bridge/10/，更详细的描述了流水线中的主要单元以及之间的相互关系。在介绍流水线的细节时，我们会经...
[源码解析] 深度学习流水线并行 PipeDream(4)--- 运行时引擎
罗西的思考
09-11 466
[源码解析] 深度学习流水线并行 PipeDream(4)— 运行时引擎 文章目录[源码解析] 深度学习流水线并行 PipeDream(4)--- 运行时引擎0x00 摘要0x01 前言1.1 前文回顾1.2 运行时系统1.2.1 PyTorch 的特点1.2.2 PyTorch RPCDistributed RPC framework APIs [Now Stable]1.2.3 PipeDream的特性1.2.4 结合起来0x02 使用2.1 如何调用2.2 总体逻辑0x03 加载模型3.1 模型文件3
持续交付-Devops-CI/CD-流水线-引擎-架构-美团技术团队
Java程序员的知识博客
01-20 1439
1）什么是流水线我们可以把流水线的执行看作是对代码一步步加工，最终交付到线上的过程。根据业务定义的顺序关系，依次执行相应的加工或质量校验行为（如构建、代码扫描、接口测试、部署工具等），整个执行过程类似一个有向无环图。图1 流水线概念2）基本概念组件：出于代码复用和业务共享的考虑，我们将某一工具的操作行为封装成一个组件，表示对于一项具体的加工或校验行为。通过组件方式，业务可以便捷地使用已集成的质量工具（如静态代码扫描、安全漏洞分析等），减少在同一工具上的重复开发成本；
工程效能CI/CD之流水线引擎的建设实践
weixin_43576901的博客
01-28 931
1）什么是流水线我们可以把流水线的执行看作是对代码一步步加工，最终交付到线上的过程。根据业务定义的顺序关系，依次执行相应的加工或质量校验行为（如构建、代码扫描、接口测试、部署工具等），整个执行过程类似一个有向无环图。图1 流水线概念2）基本概念组件：出于代码复用和业务共享的考虑，我们将某一工具的操作行为封装成一个组件，表示对于一项具体的加工或校验行为。通过组件方式，业务可以便捷地使用已集成的质量工具（如静态代码扫描、安全漏洞分析等），减少在同一工具上的重复开发成本；
ASRock华擎H87E-ITX/ac主板BIOS 1.70版下载指南
2. **H87芯片组：** 搭载英特尔H87芯片组，支持第四代英特尔酷睿处理器（Haswell）。 3. **扩展能力：** 提供PCI Express x16插槽用于安装显卡、Mini PCI-E插槽支持无线网卡等扩展设备。 4. **高速存储：** 支持SATA...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值