Intel Kaby Lake架构/微架构/流水线

KabyLake作为IntelSkylake微架构的优化版本,标志着IntelPAO模式的开始。它是面向主流桌面和移动设备的处理器,继承了Skylake的特性并进行优化。本文详细介绍了KabyLake微架构的发展历程,包括其CPUID签名和关键变化。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Intel Kaby Lake Microarchitecture

这部分内容主要来自于Wikipedia/Wikichip。

Kaby Lake微架构是Intel Skylake Client微架构的继任者,面向与主流的桌面和移动设备。Kaby Lake是Intel PAO模式的第一个“Optimization”版本,本质上是Skylake微架构的优化版本。

注:Intel PAO模式, Intel在2016年发布了新的处理器版本发布模式,即Process-Architecture-Optimization模式,用来取代先前的Tick-Tock模型。下面这个路线图来自于Wikichip,最终可能会有变化。

Intel PAO Roadmap

Cycle

Process

Introduction

Micro­archi­tecture

Process

14 nm

2014

Broadwell

Architecture

14 nm

2015

Skylake (Client)

Optimization

14 nm+

2016

Kaby Lake

Optimization

14 nm++

2017

Coffee Lake / Skylake (Server)

Optimization

14 nm++

2018

Whiskey Lake

Optimization

14 nm++

2018

Cascade Lake

Optimization

14 nm++

2019

Cooper Lake

Process

10 nm

2018

Cannon Lake

Architecture

10 nm+

2019

Ice Lake

Optimization

10 nm+

2020

Tiger Lake

Optimization

10 nm++

2021

Alder Lake

Optimization

10 nm++

2021

Sapphire Rapids

 

CPUID signature

下表是Keby Lake微架构的CPUID签名,可以看出这代微架构的DisplayFamily_DisplayModel是06_8EH和06_9EH.

https://en.wikichip.org/wiki/intel/microarchitectures/kaby_lake#CPUID

Core

Extended
Family

Family

Extended
Model

Model

Y/U/R

0

0x6

0x8

0xE

Family 6 Model 142 (8E)

DT/H/S/X

0

0x6

0x9

0xE

Family 6 Model 158 (9E)

 

下图是一个基于Kaby Lake的4核处理器的功能框图。从图中可以看到图形处理单元Gen9.5,4个处理器核,L3缓存(通过环相连),最右侧的System Agent中包含了显示控制器,PCIe接口,eDRAM控制器和内存控制器。

Key Changes from Skylake microarchitecture

TODO: https://en.wikichip.org/wiki/intel/microarchitectures/kaby_lake

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值