计算机的组成:系统总线

总线的基本概念

为什么使用总线和什么是总线
总线就是连接各个部件的信息传输线,是各个部件共享的传输介质.
在计算机中,有很多的设备,如果每两个设备之间都要连接一条线来传输数据,那么这些线就会很多而且复杂,而且兼容性很不好,在主电路板也放不下这么多的线,所以就简化出一条总结,比如下面的单总线

总线上的信息传递:串行和并行(作用顾名思义)

但是单总线有很多缺点,
比如在一个时间内系统总线只能一个进程进行传输数据,比如主存和设备进行传输数据,那么CPU就无法进行数据的传输进来,严重影响CPU的执行,
所以就升级为面向CPU的双总线结构框图

但是这样主存还是得通过CPU和其他设备进行数据的交接,
所以升级为以存储器为中心的双总线结构框图

总线的分类

1. 片内总线 :芯片内部 的总线
2. 系统总线:计算机各部件之间 的信息传输线
   又分为:
   数据总线 :双向 与机器字长、存储字长有关
   地址总线 :单向 与存储地址、 I/O地址有关
   控制总线 :双向,出:中断请求、总线请求,入:存储器读、存储器写 总线允许、中断确认
3. 通信总线 :用于 计算机系统之间 或 计算机系统
   与其他系统（如控制仪表、移动通信等）之间的通信

总线特性及性能指标

总线物理实现

总线特性

1. 机械特性:尺寸、形状、管脚数 及 排列顺序
2. 电气特性 :传输方向 和有效的 电平 范围
3. 功能特性 :每根传输线的功能: 地址 数据 控制
4. 时间特性 :信号的 时序 关系
   总线的性能指标
5. 总线宽度 :数据线 的根数
6. 标准传输率: 每秒传输的最大字节数（MBps）
7. 时钟同步/异步: 同步、不同步
8. 总线复用 :地址线 与 数据线 复用
9. 信号线数 :地址线、数据线和控制线的 总和
10. 总线控制方式 :突发、自动、仲裁、逻辑、计数
11. 其他指标 :负载能力

总线标准

总线的结构

单总线结构

改进:
双总线结构

三总线结构

DMA是直接存储器访问的缩写

CPU从Cache里面获取指令,有个局部总线,CPU和主存之间有个系统总线,系统总线通过一个接口,将外部设备都连接到扩展总线上,但是这样就会影响外部设备的访问
优化:
四总线结构

这四线的结构就有一个高速总线和一个低速的总线(扩展总线),高速总线连在高速总线上,低速总线连接在低速总线上

总线结构的例子

1. 传统微型机总线结构
   
2. VL-BUS局部总线结构
   
3. PCI 总线结构
   
4. 多层 PCI 总线结构
   
   需要连接的设备很多,就使用多层PCI总线结构

总线控制

总线判优控制 **
根据是否能提出总线请求进行分类:
主设备(模块):对总线有控制权
从设备(模块):响应从主设备发来的总线命令
总线判优控制分为:集中式和分布式**
集中式又分为:链式查询 ,计数器定时查询 ,独立请求方式

链式查询方式
工作过程如其名,多个i/o设备在BR申请总线请求,总线控制设备接收到请求后因为不知道那个设备提出来的请求,所以在BG进行一个一个地查询,如果找到第一个请求的设备,就允许他进去总线忙,而占用总线.
这个方式缺点就是,后面的总线的请求可能无法申请总线的请求

计数器定时查询方式
这个方式是在BR发出请求后,总线控制部件地计算器就进行计数,可以是从0开始计算,也可以是其他的数字开始计算,所以开始计算的数字灵活,当计算器的值是1的时候,就去编码是1的设备进行访问,查询它是否发出总线请求,是的话就给它总线忙,
这个的缺点:就是设备地址这条线的问题,比如有n个设备,最少需要logn条线,所以线的条数多了很多

独立请求方式
每一个设备都有一个独立的BR和BG,总线控制部件里面有一个排队器,对于每一个请求,排队器对他们进行排队,按排队的顺序进行访问

总线通信控制

目的 :解决通信双方协调配合问题
总线传输周期 :
申请分配阶段 :主模块申请,总线仲裁决定
寻址阶段 :主模块向从模块给出地址和命令
传数阶段 : 主模块和从模块 交换数据
结束阶段 :主模块 撤消有关信息

总线通信的四种方式
同步通信 :由 统一时标 控制数据传送
异步通信 :采用 应答方式 ，没有公共时钟标准
半同步通信 : 同步、异步结合
分离式通信 :充分 挖掘 系统 总线每个瞬间 的 潜力

同步式数据输入
T1之前CPU给出地址信号,T2之前给出读命令,T3之前给出数据信号
这里的多个从模块的时间都是统一的,虽然有些模块的速度快,但是也得按照慢的模块进行运行

同步式数据输出

异步通信
不互锁:这样通讯不可靠
半互锁:可能造成请求信号一直再请求
全互锁:解决了前面出现的问题

半同步通信 （ 同步、异步 结合）
同步
发送方 : 用系统 时钟前沿 发信号
接收方 : 用系统 时钟后沿 判断、识别

异步
允许不同速度的模块和谐工作
增加一条 “等待”响应信号 WAIT

以输入数据为例的半同步通信时序

半同步通信 （同步、异步 结合）例子

上述三种通信的共同点
一个总线传输周期（以输入数据为例）
主模块发地址 、命令 : 占用总线
从模块准备数据 :不占用总线 总线空闲
从模块向主模块发数据 :占用总线
那么在中间就会有一个空闲的时间,而且总线被占用着,但是不适用,所以造成总线的浪费
所以升级为分离式通信
分离式通信
充分挖掘系统总线每个瞬间的潜力
将一个总线传输周期分为两个小周期
子周期1:主模块 申请 占用总线，使用完后
即 放弃总线 的使用权
子周期2:从模块 申请 占用总线，将各种信
息送至总线上 ,这时候从模块就编成主模块了
就比如上面的例子,就是CPU要读取硬盘的数据,先发出地址命令,然后CPU就放弃总线的占用,这时候控制器就寻找硬盘的地址,这个寻找对于CPU来说是很久了,等硬盘找到地址后,申请总线告诉CPU,CPU再发出读命令,CPU放弃总线,硬盘再进行读取,读取完后,硬盘就使用总线来输出数据

分离式通信特点

1. 各模块有权申请占用总线
2. 采用同步方式通信，不等对方回答
3. 各模块准备数据时，不占用总线
4. 总线被占用时，无空闲
   充分提高了总线的有效占用