线程篇-volatile
volatile:可以解决可见性与有序性问题
CPU层面的内存屏障:
1.Store Barrier:强制所有在store屏障指令之前的stroe指令,都在该stroe指
令执行之前都执行完毕,并把store缓存的数据全部写回到内存
2.Load Barrier:强制所有在Load屏障指令之后的load指令,都在该Load屏
障指令之后
被执行,并且一直等到load缓存区被cpu读取完毕才执行之后的load指令
3.Full Barrier:集成了Stroe Barrier和Load Barrier屏障的功
原创
2021-03-19 22:00:21 ·
111 阅读 ·
0 评论